Устройство для сопряжения двух эвм

Устройство для сопряжения двух эвм

Иллюстрации

Показать все

Реферат

 

Изобретение относится к вычислительной технике и может быть использовано в двухмашинных вычислительных комплексах для обмена информацией между двумя ЭВМ. Целью изобретения является расширение функциона льных возможностей устройства путем обеспечения программной установки различных режимов обмена. В устройство, содержащее блок шинных формироватепей, группу усилитепей, блок выбора направления передачи, дешифратор строба адреса/данных, блок запроса прямого доступа, введены блок синхронизации цикла, дешифратор режима, блок запроса прерывания , элемент задержки и блок формирования длительности сигналов подтверждения . Изобретение обеспечивает построение двухмашинного комплекса, в котором управляющая (первая) ЭВМ может прослушивать магистраль (например , типа Q-шины) второй ЭВМ, выступая в качестве внешнего устройства последней, или, блокируя процессор второй ЭВМ, управлять внешними устройствами, подключенными к магистрали второй ЭВМ. 1 з.п. ф-лы, 5 ил. о

O% 01) СОЮЗ СОНЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕаТУБЛИН

А1 (я) G 06 F 13/00

ГОСУДАРСТВЕННЫЙ НОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТНРЬПИЯМ

ПРИ ГННТ СССР (21) 4688406/74 (22) 05.05.89 (46) 15.05.91. Бюл. Ф 18 (71) Институт проблем управления (72) В.А.Вертлиб, М.M.Êîñèíåö, С.В.Макеев, Н.lt.Íèêèòèí, Н.В ° Петухова и Б.И.Ребортович (53) 681.3 (088.8) (56) Авторское свидетельство СССР

У 1241249, кл . С 06 F 13/ 14, 1984.

Авторское свидетельство СССР

Р 1124275, кл. G 06 F 13/00, 1983. (54) УСТРОЙСТВО ДЛЯ СОПРЯЖЕНИЯ ДВУХ

ЭВМ (57) Изобретение относится к вычислительной технике и может быть использовано в двухмашинных вычислительных комплексах для обмена информацией между двумя ЭВМ. Целью изобретения является расширение функциона..ьных возможностей устройства пуИзобретение относится к вычислительной технике и может быть ис— пользовапо в двухмашинных вычислительных комплексах для обмена информацией между двумя ЭВМ.

Цель изобретения — расыирение функциональных возможностей устройства путем обеспечения программной установки различных режимов обмена.

На фиг.1 представлена функциональная схема устройства; на фиг. 2 и 3 временные диаграммы циклов "Ввод" и Вывод в активном режиме магист2 тем обеспечения программной установки различных режимов обмена. В устройство, содержащее блок шинных формирователей, группу усилителей, блок выбора направления передачи, дешифратор строба адреса/данных, блок запроса прямого доступа, введены блок синхронизации цикла, дешифратор режима, блок запроса прерывания элемент задержки и блок формирования длительности сигналов подтверждения ° Изобретение обеспечивает построение двухмашинного комплекса, в котором управляющая (первая) ЭВМ может прослушивать магистраль (например, типа Q-шины) второ" 3BN выступая в качестве внешнего устройства последней, или, блокируя процессор второй ЭВМ, управлять внешними устройствами, подключенными к магистрали второй ЭВМ. 1 з.в. ф-лы, 5 ил.

t рали второй ЭВМ; на фиг 4 и 5 — вреMt -HHbre диаграммы циклов "Контроль формирования адресов и Контроль формирования данных" в пассивном режиме магистрали второй ЭВМ.

Устройство содержит (фиг. 1) блок

1 шинных формирователей, группу 2 усилителей, блок 3 выбора направления передачи, дешифратор 4 строба адреса/данных, дешифратор 5 режима, блок 6 формирования длительности сигналов подтверждения, элемент 7 задержки, блок 8 синхронизации цик1649559

2S ла, блок 9 запроса прямого доступа, блок 10 запроса прерывания, магистраль 11. первой ЭВМ и магистраль 12 второй ЭВМ.

Блок 3 выбора направления передачи предназначен для анализа состояния и выработки сигналов управления обменом на стыках с первой ЭВМ и магистралью 12. Блок 3 содержит элементы

ИЛИ 13 и 14, элемент ИЛИ-НЕ 15, элементы НЕ 16 и .17, элемент И-НЕ 18 и триггеры 19 и 20, Блок 6 формирования длительности сигналов подтверждения образуют элемент 21 задержки и элементы ИЛИ-НЕ

22 и 23.

Блок 8 синхронизации цикла включает элемент HE 24 и триггеры 25 и 26. 20

Дешифратор 5 режима состоит из элементов HE 27 и. 28.

Согласно схеме на фиг.1 блок 10 запроса прерывания содер>кит элемент

И 29 и усилитель-передатчик 30, а блок 9 построен на элементе И.

На фиг.1 показаны выходные линии 31 — 34 устройства, подключаемые к шинам записи байта, выбора уст— ройства, предоставления прямого доступа и предоставления прерывания магистрали 12 (например, g-шина) двунаправленные линии 35 — 39, подключаемые к шинам ацреса/данных, ввода, вывода, синхронизации активного и пассивного устроиств магистрали 12, входные линии 40 и 4 1, подключаемые к шинам требования прямого доступа и прерывания магистрали l2 двунаправленные линии 42„ входные .пинии

43 — 51 и выходные линии строба операции (52) и подтверждения (53), образующие стык (магистраль) первой ЭВМ.

Группа 2 состоит из усилителей 45

54 — 59.

Устройство работает следующим образом.

Устройство предназначено для работы в двух режимах: активном, когда ЭВМ магистрали 11 управляе" магистралью 12, и пассивном, когда ЭВМ магистрали 11 контролирует процессы формирования адресов и данных на магистрали 12.

В первом режиме с магистрали 11

1 по линии 50 поступает единичный си г- нал, разрешающий работу усилителейпередатчиков 54 — 59. Обмен между магистралями в циклах Ввод и "Вывод по инициативе магистрали 11 производится следующим образом.

ЭВМ магистрали 11 формирует на линиях 42 адрес, Шинные формирователи блока 1, на управляющих входах которых блок 3 формирует сигнал логической единицы, обеспечивают инверсию и передачу этого адреса на линии 35 магистрали 12. Формирование адреса на линиях 42 сопровождается генерацией сигнала логического нуля для линии 47 ° Этот сигнал поступает на вход блока 8, который формирует на своем выходе сигнал логической единицы. Блок 6, запускаясь от фронта сигнала с выхода блока 8, вырабатывает сигнал подтвер>кдения па линии 53, что приводит к снятию сигнала в линии 47 и адреса с линии 42..

Выходной сигнал блока 8 поступает также на усилитель-передатчик 57, с выхода которого снимается сигнал синхронизации адреса в линии 39. Передача адреса на магистраль 12 завершена. Эта фаза работы устройства одинакова как для цикла Ввод", так и для цикла Вывод1 .

При выполнении цикла Ввод (фиг. 2) ЗВМ магистрали 11 формирует на линии 45 сигнал логической единицы. Этот сигнал поступает на вход блока 3, сбрасывая триггер 20.

На выходе триггера 20 формируется сигнал логической единицы, разрешающий усилителю 55 выдачу в линию 38 сигнала логического нуля. Сигнал с выхода триггера 20 поступает также через элемент ИЛИ-HE 15 на управляющие входы шинных формирователей блока 1, переключая их на ввод данных с линий 35 на линии 42.

Устройство на магистрали 12, адрес которого передан ранее, получив сигнал по линии 38, выставляет на линиях 35 данные и обнуляет сигнал на линии 38. Сигнал ответа с линии 38, поступая через элемент ИЛИ 14., устанавливает триггер 20> что приводит к снятию сигнала "Ввод" на линии 36 и через элемент НЕ 17 и дешифратор 4 к снятию сигнала на линии 52, Снятие сигнала с выхода триггера 20 приводит также к переключению формирователей блока 1 в режим передачи данных с линий 42 на линию 35, Сигнал в линии 38 сбрасывает триггер 26 блока 8, что приводит к появлению

1 6- . 9 51,9 6

55 низкого логического урог»я на выхггде блока 8 и снятию сигнала на линии 39, При выполнении цикла 1 Вывод (фиг. 3) после окончания фазы передачи адреса на магистраль 12 ЭВМ магистрали 11 формирует на линиях

42 данные для передачи их на магистраль 12, сопровождая данные сигналом в линии 47. После этого ЭВМ магистрали 11 формирует на линии 43 сигнал логической единицы, который поступает на синхровход триггера 19 блока 3. С выхода триггера 19 о»гнал передается на вход усилителя 54, на выходе которого в линии 37 формируется сигнал нулевого логического уровня.

Устройство, подключенное к магистрали 12, соответствующее переданному ранее адресу, получив сигнал по линии 37, считывает данные с линий 35

А/D и выдает логическим нулем сигнал ответа на линию 38, Логический ноль с линии 38 через элементы ИЛИ 13 и НЕ 16 поступает на вход элемента ИЛИ-НЕ 22 блока 6, стимулируя появление нулевого сигнала в линии 53. Это приводит к снятию синхронизирующего сигнала в ли— нии 47 и данных в линиях 42.

Логической ноль с линии 38 устанавливает триггер 19 блока 3, снимая сигнал на линии 37, и сбрасывает триггер 26 блока 8, восстанавливал исходные сигналы в линии 39. После срабатывания элемента 7 задержки з линии 38 восстанавливается сигнал

11 111

Во втором режиме с магистрали 11 по линии 50 поступает сигнал нулевого уровня, запрещающий через элементы НЕ 27 и 28 дешифратора 5 работу усилителей 54 — 59. Этот же сигнал через элемент НЕ 27 и элемент

ИЛИ-НЕ 15 блока 3 поступает на управляющий вход шинных формирователей блока 1, переключая их на ввод данных с линий 35 в линии 42.

Любое активное устройство на магистрали 12, которое инициализирует цикл обмена, сопровождает выдачу адреса на линии 35 генерацией нулевого сигнала в линии 39.

В режиме контроля формирования адресов на магистрали 12 (фиг, 4)

ЭВМ магистрали 11 формирует на линий

44 сигнал логического нуля, который настраивает дешифратор 4 строба адI рес а! данных на режим формирования строба в линию 5 . »о приходу сигнала по линии 39. Получив сигнал из линии 39, дешифрат< р 4 переводит линию

52 в состояние лс гического нуля. Этот сигнал используется в качестве строба сопровождения данных на магистрали 11. Затем на линии 51 формируется сигнал логической единицы, который, поступая на вход дешифратора 4

1 переводит в состояние логической единицы сигнал в линии 52, Любая передача данных на магистрали 12 сопровождается генерацией нулевого сигнала в линии 38.

В режиме контроля формирования данных на магистрали 12 (фиг. 5) ЭВМ магистрали 11 формирует на линии 14

20 сигнал логической единицы. Этот сигнал настраивает дешифратор 4 на режим формирования строба в линии 52 по приходу сигнала на линии 38 во время выполнения процедуры Ввод"

1l 11

25 или Вывод . Получив сигнал по линии

38, дешифратор 4 переводит линию 52 в состояние логического нуля, Этот сигнал используется в качестве строба сопровождения данных на линггях

42 магистрали 11. При появлении сигнала в линии 38 магистрали 12 снимается сигнал в линии 36 (режим Ввод ) либо в линии 37 (режим "Вывод )„ Эти сигналы через элементы ИЛИ 14 и

НЕ 17 (или элементы ИЛИ 13 и НЕ 16)

35 блока 3 поступают на входы дешифра= тора 4. Их снятие (перевод в логическую единицу) приводит к тому, что дешифратор 4 формирует на линии

52 сигнал логической единицы сигна1 лизируя на магистраль 11 о завершении цикга обмена в магистрали 2.

При выполнении цикла прямого доступа ЭВМ магистрали 11 выдает на ли-

45 нию 49 сигнала РПДП потенциал логической единицы, который поступает н блок 9 и разрешает прохождение сигнала ТПЦ из линии 40 на линию 33, т.е. прямой доступ представляется сразу при наличии запроса прямого доступа ТПД и разрешения РПДП, При выполнении цикла чтения вектора преры1вания микроЭВМ магистрали

11 выдает сигнал по линии 43. Сигнал с выхода триггера 19 поступает на вход элемента И 29, и в случае активного состояния (логической ноль) линии 41 ПРЕР формируется сигнал в

1б49559 линии 34 ППРО и осуществляется цикл чтения вектора прерывания °

Формул а изобретения

Устройство для сопряжения двух

ЗВМ, содержащее блок шинных формирователей, первая и вторая группы информационных входов-выходов которо— 0 го являются соответствующими .группами входов-выходов устройства для подключения к информационным шинам первой и второй ЭВМ, блок выбора направления передачи, первым выходом подключенный к управляющему входу блока шинных формирователей, дешифратор строба адреса/данных, выход которого являетс» выходом устройства для подключения к входу синхронизации 0 первой ЭВМ, а,первая группа информационных входов соединена с группой выходов блока выбора направления передачи, первый и второй входы задания направления которого являются 25 соответствующими входами устройства для подключения к выходам записи и чтения первой ЭВМ, группу усилителей и блок запроса прямого доступа, входы разрешения и запроса которого являются соответствующими входами устройства для подключения к выходу разрешения первой ЭВМ и выходу запроса прямого доступа второй ЭВМ, r о т л и ч а ю щ е е с я тем, что, с целью расширения функциональных возможностей устройства путем обеспечения программной установки различных режимов обмена, в него введены блок синхронизации цикла, дешиф- 0 ратор режима, блок запроса прерывания, блок формирования длительности сигналов подтверждения и элемент задержки, причем вход дешифратора режима. является входом устройства для 45 подключения к выходу режима первой

ЭБМ, а первый выход подключен к разрешающим входам с первого по пятый усилителей группы и разрешающему входу блока запроса прерывания, BTQ рой выход дешифратора режима соединен с разрешающими входами шестого усилителя группы, блока выбора направления передачи и дешифратора строба адреса/данных, вторая группа информационных входов которого является группой входов устройства для подключения к группе синхронизирующих выходов первой ЭВМ, второй и третий выходы блока выбора направления передачи соединены соответственно с информационными входами первого и второго усилителей группы, информационные входы третьего и четвертого усилителей группы подключены соответственно к первому выходу блока формирования длительности сигналов подтверждения и выходу блока синхронизации. цикла, запускающий вход которого является входом устройства для подключения к синхронизирующему выходу первой ЭБМ, вход сброса блока синхронизации цикла, соединенный с синхронизирующим входом блока выбора направления передачи, и выход шестого усилителя группы образуют входвыход устройства для подключения к входу-выходу ответа второй ЭБМ, выходы первого и второго усилителей группы, соединенные coos:-ветственно с входами сигналов вывода и ввода блока выбора направления передачи, образуют соответствующие входы-выходы устройства для подключения к входам-выходам сигналов управления выводом и вводом второй ЭБМ, информационный вход шестого усилителя группы соединен с выходом элемента задержки, входом пуска подключенного к четвертому выходу блока выбора направления передачи, второй выход которого соединен с первым входом запроса прерывания блока запроса прерывания, второй вход запроса прерывания и выход которого являются соответствующими входом и выходом устройства для подключения к выходу требования прерывания и входу предоставления прерывания второй ЭВМ, выход блока запроса прямого доступа является выходом устройства для подключения к входу предоставления прямого доступа второй ЭВМ, информационный вход пятого усилителя группы и вход сброса элемента задержки, соединенный с первым входом разрешения блока формирования длительности сигналов подтверждения, являются соответствующими входами устройства для подключения к выходам сигналов подтверждения и выбора устройства первой

ЭВМ, вход пуска и второй вход разрешения блока формирования длительности сигналов подтверждения соединены соответственно с выходом блока синхронизации цикла и группой выходов блока выбора направления передачи, а второй

1649559 выход является выходом устройства для подключения к входу подтверждения первой ЭВМ, выход четвертого усилителя группы и управляющий вход дешифратора строба адреса/данных образуют

5 вход-выход устройства для подключения к входу-выходу синхронизации адреса второй ЭВМ, выходы третьего и пятого усилителей группы являются соответст- 1О вующими выходами устройства для подключения к входам признаков байта и выбора устройства второй ЭВМ.

2. Устройство по п.1, о т л и ч а- 15 ю щ е е с я тем, что блок выбора направления передачи содержит два триггера, два элемента ИЛИ, элемент

И-НЕ, элемент ИЛИ-HE и два элемента

НЕ, причем синхровходы первого и второго триггеров являются соответственно первым и вторым входами задания направления блока, а выходы — соответственно вторым и третьим выходами блока, выходы первого и второго элементов KIII соединены соответственно с входами первого и второго элементов HE и установочными входами первого и второго триггеров, информационные входы которых соединены с шиной нулевого потенциала устройства, выходы первого и второго элементов HE образуют группу выходов блока, первые входы первого и второго элементов ИЛИ соединены с синхронизирующим входом блока, а вторые входы — соответственно с входами сигналов вывода и ввода блока и первым и вторым входами элемента И-HE выход которого является четвертым выходом блока первый и второй входы и выход элемента ИЛИ-НЕ соединены со= ответственно с выходом второго триггера, разрешающим входом блока и первым выходом блока.

1649559

1649559

50 Asm/ласс

4CCmA Z

Составитель И,Хазова

Редактор A,Îãàð Техрец Г1, 1оргентал Корректор Н.Король

Заказ 1523 Тираж 414 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при. ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина, 101