Устройство для масштабирования

Устройство для масштабирования

Иллюстрации

Показать все

Реферат

 

Изобретайте относится к вычислительной технике и мс,кет быт о использовано в спектральном и корреляционном анализаторах при обраСотке радиолокационных и гидроакустических сигналов. Целью изобретения является повышение точности отображения сигналов в новый масштаб аргумента , для чего в его состав дополнительно введены четыре мультиплексо- i pa, четыре блока тристабильных формирователей , пять вьгчитателей, два сумматора и два умножителя, соединенные между собой таким образом, что в пассивном состоянии устройства для внешней системы реализуется возможность свободного доступа к маео вам оперативной памяти, а в активном состоянии устройство вычисляет значения отсчетов сигнала-образа, обрабатывая отсчеты сигнала-праобраэа с применением интерполяции Бессепя для четырех узлов. Выигрыш в точности предетавления результата в сравнении с устройством-прототипом составляет не менее 3,9 раз. 6 ил. /Г Чзяв

СОЮЗ СС):1ЕТСНИХ

СаРЛЛИСТИЧЕСНИХ

РЕСПУБЛИК (19) (11) (1) С 06 Г 15/31

ГОСУДАРСТВЕНИЦЙ НОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТИРЬГГИЯМ

П1 И ГКНТ СССР и А ВЧ ОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 469857 . /24 (22) 31.05.89 (46) 15. 05. 91 ° Бюл, ., - 18 (72) В,А.Сапрыкин, В,Н,Одинцов, И.В.Щербакова, В,В.ТВеритинов и A,Ã,Ìèðçàçÿíîâ (53) 681.325 (088.8) (56) Авторское свидетельство СССР

Р 828112, кл, С 06 Г 7/548, 1978, AВтnnскoе свидетельсч ВО СССP

11 144475/. кл. С 06 Р 7/548. 1986 „ (54) УСЧРОЙС. ;: О ДЛЯ МАС1ДТАЫ1РОВАгРЯ (57) е1зобретгнке относится к Вычислительной тех1ике и может быть использовано в спектральном и корргляциoHHo>f анализаторах при 06рВСОТ ке радиолокационных и гидроакустических сигналов. Целью изобретения является повышен .г точности отображеИ обреrение относится к вычиспительной 1åõíèêå Yi может быть использовано .з c"1c Ieìàx согласованной фильтрации связи, спектроанализаторах., гидроакус1ике и радиолокации, Цель изобретения Г10вышение Оч ности масштабирования.

На фиг.1 пр дставлена блок-схема устроиства: на фиг,2 и 3 — схемы .

Включения перВОГО, BT Орсго и треть е1"0 сумматоров) ка фиг,4 — схема блока управления; на фиг.5 — поясняющий преобра",îâàíèå -:ертеж; на фиг.бразмецение полей в блоке управления. ния сигналов в новый масштаб аргумента, для чего в его состав дополнительно введены четыре мультиплексора, четыре блока тристабильных формирователей, пять вычитателей, два сумматора и два умножителя, соединенные между собой таким образом, что в пассивном состоянии устройства для Внешней системы реализуется возможность свободного доступа к массивам оперативной памяти, а в активном состоянии vctpoAcTBQ Вычисляет значения отсчетов сигнала-образа, обрабатывая отсчеты сигнала-праобраэа с применением интерполяции Бесселя для четырех узлов. Выигрыш в точности представления результата В сравнении с устройством-прототипом составляет не менее 3,9 раз. 6 ил.

Устроиство для масштабирования (фиг. 1) содержит блок 1 управления, блоки 2 и 3 тристабильньгх формирователей, блок 4 памяти, мультиплексоры 5-7, блок 8 памяти, мультиплексор 9, блОки 9 и 10 тристабильных формирователей, вычитатели 12 †. 15> сумматор 16, вычитатели 17 и 18, сумматор 19, умножители 20 — 22, сумматор 23 и умножитель 24, Блок управления (фиг. 4) образук т элемент ИЛИ 25, триггер 26, элемент

И 27, генератор 28 импульсов, счетчик 29 и узел 30 памяти, 1649565

Принцип действия известного устройства основан на том, что отсчеты результата масштабирования (сигналаобраза) S (п ) вычисляются по алго-!

5 ритму

S (и ) =-И (и ) S (n ), где И (n ) — функция уравнивания энергии, d(p а)

М (n )

10 (S (и ) — значение сигнала-праобраза, соответствующее

I и -му отс чету си гн алаобразца, вычисляемое посредством линейной интерполяции

Б (n ) = К (п ) (Б,„ (n )

S (и )) е S„(n ) 20! где п„(п ) и п (n ) — номера отсчетов сиг1 нала-праобраза соответственно в нулевом и первом узлах интерполяции по Лагранжу.

В устройстве Б (n ) вычисляется как интерполяционный многочлен Бесселя для четырех узлов интерполяции.

Он описывается выражением

30 ча + 35 р (x + ht) = - + о 2

Где у «еп УО у-«,«

У«уg У(6. Уо = У 2У«+ У

Ь у(=у,-2у +у(, г (".В У-«У2 3У «У «+3уор

3 у(«.) f(x ) — значение функции

1 в i-м узле интерZ 3 поля ции;

6 )6,Ь вЂ” конечные разности соответственно первого, второго и третьего порядков, Соотношения (2) получены из общего соотношения

„ЬХ (с — ОА5) t (t — 1) к (1) 2( (Ь «+Л о) 6 у t.(t-1) (t-0 5) 40

2 3!

Ь у;= у+ -Ь (3} причем хо (4) х — хо

Фиг.5 поясняет значения символов

Хор х « ° х р В 11, Применительно к дискретному нредставлению сигналов установим следующие соответствия между номерами отсчетов сигнала-праобраза п и номерами узлов интерполяции i при вычислении п -го отсчета сигнала-обра/ за пос редс твом интерполяции Бесс еля: х;=и, (и), у = Б(° (n ), (5)

t = К (n ), Очевидно, что h = Ла. Тогда оказываются справедливыми соотношения р (аМ+па) =n()(n ) — 1, (=no(n ) + 1, по(п,(n )

П((n ) ( п (и ) (6) t (t — 1) (t -0 5)

К (п ) К (n ) — 0 5J pK (n )-1

= C (и ), (7)

Поскольку P (х + ht.) =S (п ), то с учетом (1), (2), (5) и (7) имеем

Г Бт)о(n )+Б (), (n )

+

+ А (и ) )8 (и ) — Sn (n ))

В (п ) ((Вп (и ) — 8,, (и )) — (S„(n ) — S„, (n )j) е C (n ) ((S+(n ) — Sn, (и ))

3 (Вв (и ) — Sn (и )))) . (8) еле ()(с...11 — ппераепр вычисления целой части, Введем следующие обозначения; (t — 0,5) = (К (n ) — 0,5$ = A (n ), (t — 1) К (п ) — К (и ) (4

1б4 956 "1

Внелем следующие обозначения

8.-(п ) + З пь (11»

S„) — Бп (и ) = Е (и ), Sn2(n ) — Sn (п ) = F (n ), Sq (n ) — Sn.< (n ) = С (n ), St,(n ) — S 1(п ) =H (n ), F (п ) — С (n ) = 1 (п ), Н (п ) — 3 E (n ) = J (n ), . (9) 10

С учетом (9) и (10) выражение (8) преобразуется к виду

S (и ) = М (п ) (Л (п ) + А (n )x хЕ (и ) + В (п ) ° I (и ) + С (п ) х

ХЛ (и )

t (»)

50

Выражение (11) является алгоритмом работы предлагаемого устройства °

Для его функционирования составляется управляющая программа, содержащая 25

N микрокоманд, Каждый и -й отсчет сигнала-образа вычисляется за один

f такт под воздействием п -й микрокоманды. Для составления управляющей программы необходимо задаться знаI чениями а, а„, à, g, Да и по ним рассчитать и определить N, N,,g !

Для каждого п рассчитываются значения М (и ), К (n ) (известное устройство) ° Используя выражения (6) и (7) рассчитываются n (n ), и, (и ), nq(и ), nz(n ), А (и ), В (п ), С (и ), На основании вычис— ленных значений составляется управляющая программа, формат микрокоманды которой и пример ее содержания приведены на фиг.6, Эта программа заносится в узел памяти блока управления по адресам 0 n - N — 1, Устройство работает по принципу 45 автомата с программным управлением.

Оно может находиться в двух состояниях. "активном и пассивном. В активном состоянии происходит отображение в новый масштаб аргумента сигнала, записанного в блок 4 памяти, и запись результата в блок 8 памяти, При этом оба блока памяти отключаются от информационного входа (выхода) устройства не влияя на работу внешней 55 системы.

В пассивном состоянии управление и доступ к блокам 4 и 8 передаются шешней системе, которая осуществляет запись очередного преобразуемого сигнала и считывание результата в соответствии с алгоритмом своего функционирования.

При включении, а также по завершении преобразования сигнала либо по команде внешней системы устройство переходит в пассивное состояние.

В пассивном состоянии значения логических уровней групп разрядов полей

"Адрес" и "Данные" выхода блока 1 управления не определены„ На нулевом и первом разрядах поля режима установлены "0" и "1" соответственно.

С выхода нулевого разряда поля режима "0" подан на адресные входы мультиплексоров 5, 6, 9 и 7, обеспечивая коммутацию их выходов с их первыми входами. При этом адресные входы блоков 4 и 8 через мультиплексоры 5 и 9 подключены к адресному входу устройства, входы режима блока 4 и разрешения блока 2, режима блока 8 и разрешения блока 11 подключены к управляющему входу устройства.

С выхода первого разряда поля режима блока 1 управления "1" подана на входы разрешения блоков 3 и 10, в результате чего состояние их выходных разрядов не определено.

Таким образом обеспечивается доступ к массивам оперативной памяти для внешней системы в соответствии с алгоритмом ее работы.

Запуск устройства (перевод его в активное состояние) осуществляется только под воздействием внешней системы, для чего на вход запуска-останова блока 1 управления подается соответствующий импульс. При этом на нулевом и первом разрядах поля режима устанавливаются значения соответственно "1" и ".0". с выхода нулевого разряда поля режима, будучи поданной на адресные входы мультиплексоров, подключает адресные входы блоков 4 и 8 к по-. лю адреса блока 1 управления.

Кроме того, уровень "1" через мультиплексор 6 подается на вход режима, переводя блок 4 в режим чтения, и на вход блока 2, запирая его, а также через мультиплексор 7 на вход блока 11, также запирая его.

"0" с выхода первого разряда поля режима блока 1 управления подается через мультиплексор 6 на вход блока

1649565

4, активиэируя pI o а также через мультиплексор 7 на вход режима,активиэируя блок 8 и переводя его в режим записи, а также на входы блоков 3 и 10, открывая их.

Таким образом, обеспечивается отключение блоков 4 и 8 от внешней системы и передача управления блоку

1 управления. 10

С выхода поля адреса блока 1 управления адреса значений сигналапраобраза в узлах интерполяции А(-1), А(0), А(1), А(2) подаются на адресный вход блока 4, а адрес и — на адресный вход блока 8, Считанные иэ блока 4 значения сигнала-праобраза .в узлах интерполяции Б (п < ) J (n ), pS (n ) ((n ), (Б (n,)1 (п ), pS (n z) j (n ) одновременно через блок 3 поступают;

pS (n>)J(n ) и 1$ (п,)1(п ) — на входы второго сумматора 16 с выхо1

i да которого снимается значение D (п );

) Б (n,)g(n ) и PS (n )J (п ). — со- 25 ответственно на входы уменьшаемого и вычитаемого первого вычитателя 15, с выхода которого снимается значение

Е (n );

pS (n<)J (п ) и $$ (п1.))(n ) — со- 30 ответственно на входы уменьшаемого и вычитаемого второго вычитателя 12, с выхода которого снимается значение (") (Б (по)1(п ) и {$ (а ) (п ) — со- 35 ответственно на входы уменьшаемого и вычитаемого третьего вычитателя 13, с выхода которого снимается значение

G (п ); (Б (П )Д (и ) н LS (п ))(и ) си 4() ответственно на входы уменьшаемого и вычитаемого четвертого вычитателя 14, с выхода которого снимается. значение (nr )

Значение F (n ) с выхода второго 45

I вычитателя 12 и значение G (n ) с выхода третьего вычитателя 13 поступают на входы соответственно уменьшаемого и вычитаемого пятого вычитателя 17, с выхода которого снимается значение I (n ), Значение Е (n ) с выхода первого

f вычитателя 15 поступает на первый и второй входы третьего сумматора 19, с выхода которого снимается значение

3Е(п ), Значение Н (n ) с выхода четвер(1 того вычитателя 14 и значение ЗЕ (n ) с выхода третьего сумматора 19 поступают соответственно на входы уменьшаемого и вычитаемого шестого вычитателя 18, с выхода которого снимается значение 3 (n ), Значение Е (и ) с выхода первого

1 вычитателя 15 поступает на вход первого умножителя 22, на второй вход которого с соответствующей группы разрядов поля данных блока 1 управI ления подается значение А (п ) . Таким образом, с выхода первого умножителя 22 снимается значение произведения Е (и ) А (п ).

С выхода пятого вычитателя 17 на первый вход второго умножителя 20 по-. дается значение I (n1);- а на его второй вход с соответствующей группы разрядов поля данных блока 1 управ1 ления подается значение В (п ) . Таким образом, с выхода второго умножителя снимается значение произведения

I (nf) В (и ).

С выхода шестого вычитателя 18 ,значение J (и ) подается на первый вход третьего умножителя 21, на второй вход которого с соответствующей группы разрядов поля данных блока 1 подается значение С (n ). Таким образом, с выхода третьего умножителя снимается значение произведения

J(п)С(n).

Значения произведенийЕ (n ) А (n ), I (и ) В (n ), 3 (n ) С (n ) с выходов соответственно первого, второго и третьего умножителей 22 20 и 21

Ф и значение D (n ) с выхода второго сумматора 16 подаются на входы первого сумматора 23, с выхода которого снимается значение Б (и ).

Значение S (n ) с выхода первого сумматора 23 подается на вход четвертого умножителя. 24, на другой вход которого с соответствующей группы разрядов поля данных блока подается

f значение М (n ), Таким образом, с выхода четвертого умножителя снимается значение S (и ), вычисленное по алгоритму (11), которое через блок 10 подается на информационный вход второго блока 8 и записывается в него по адресу n, I

По завершении обработки входнОго

1 сигнала под воздействием блока 1 устройство переходит в пассивное состояние, предоставляя управление и доступ к блокам 4 и 8 внешней системе, ! li 9 5b 5

Ф о р м v л а и з о б р е т е н и я

Устройство для масштабирования, содержащее два блока памя"è,,два умножителя, первый сумматор, блок управления и первый вычитатель, причем выход первого вычитателя соединен с входом первого сомножителя первого умножителя, выход которого сое; динен с входом первого слагаемого первого сумматора, вход второго слагаемого которого соединен с выходом

1О второго умножителя, вход первого сомножителя которого соединен с выходом поля данных блока управления и входом второго сомножителя первого умножителя, о т л и ч а ю щ е е с я тем, что, с целью повышения точности, в него введены четыре мультиплексо— ра, с второго по шестой вычитатели, третий и четвертый умножители, второй и третий сумматоры, четыре блока тристабильных формирователей, причем входы разрядов данных устройства 25 соединены с информационными входами перво го блока т рис т абильных формирователей, выходы которого соединены с информационными входами второго блока тристабильных формирователей, информационными входами и ин— формационными выходами соответствующих разрядов первого блока памяти, адресный вход которого соединен с выходом первого мультиплексора, вход выбора режима первого блока памяти соединен с входами разрешения выда-. чи первого блока тристабильных формирователей и выходом второго мультиплексора, выходы третьего блока три- 4О стабильных формирователей соединены с информационными входами четвертого блока тристабильных формирователей и информационными входами и информационными выходами соответствующих разрядов второго блока памяти, адресный вход которого соединен с выходом третьего мультиплексора, вход выбора режима второго блока памяти соединен с выходом четвертого мультиплексора и входами разрешения выдачи четвертого блока тристабильных формирователей, выходы которого соединены с информационными входами первого блока тристабильных формирователей и выходом устройства, входы уменьшаемого и вычитаемого второго вычитателя и входы уменьшаемого и вычитаемого третьего вычитятеля соединены l выходами соответственно с первой по четвертую групп второго блока тристабильных формирователей, входы уменьшаемого и вычитаемого четвертого вычитателя и входы уменьшаемого и вычитаемого первого вычитателя соединены соответственно с выходами IIepвой, четвертой, третьей и второй групп второго блока тристабильных элементов, входы первого н второго слагаемых второго сумматора соединены соответственно с выходами третьей и второй групп второго блока тристабильных формирователей, выходы второго и третьегA вычитателей сор.— динены с входами соответственно уменьшаемого и вычитаемого пятого вычитателя, выход которого соединен с входом второго сомножителя второго умножителя, выходы четвертого вычитателя и третьего сумматора соеди" иены с входами соответственно уменьшаемого и вычитаемого шестого вычитателя, выход которого соединен с входом первого сомножителя третьего умножителя, выход которого соединен с входом третьего слагаемого первого сумматора, вход -четвертсго слагаемого и выход которого соединены соответственно с выходом второго сумматора и входом первого сомножителя четвертого умножителя, выходы разрядов которого соедчнены с информационными входами третьего блока тристабильных формирователей, выход поля данных блока управления соединен с входами вторых сомножителей третьего и четвертого умножителей, выход поля адресов блока управления соединен с первыми информационными входами первого и третьего мультиплексоров, вторые информационные входы которых соединены с входом адресов устройства, вход управления которого соединен с входом запуска-останова блока управления и вторыми информационными входами второго и четвертого мультиплексоров, первые информационные входы которых соединены с выхо- дом поля признаков режима блока правления, адресными входами с первсго по четвертый мультиплексоров и входами разрешения выдачи второго и четвертого блоков тристабильных формирователей.

1 649565

Фиг f

„0 биге

Щ2б

Составитель А,Зорин

Редактор А.Огар Техред N,äîðãåíòàë Корректор Н.Король

Заказ 1523 Тираж 420 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", r, Ужгород, ул, Гагарина, 101