Перестраиваемый шифратор

Перестраиваемый шифратор

Иллюстрации

Показать все

Реферат

 

Изобретение относится к автоматике и вычислительной технике и может быть использовано в цифровых вычислительных системах,, Цель изобретения - повышение достоверности шифратора. Шифратор содержит элементы ИЛИ 1-8, элементы 9-12 равнозначности , элемент И-НЕ 13, элементы И 14-18, сумматоры 19-22 по модулю два и триггеры 23, 24„ I ил (Л О5 СП со 00 4

„.SU„„1 51 84

СОЮЗ СОВЕТСНИХ

О

РЕСПУБЛИН

А1

РУ)5 Н 03 М 7/22 й0И3

КЕНО- T

БИБЛИ

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

2 2 212 3

ГОСУДАРСТВЕННЫЙ НОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР! . Н ABTOPCKOMY СВИДЕТЕЛЬСТВУ (2l) 4706392/24

;(22) l9,06.89 (46) 23.05.91. Бюп. У l9 (72) Н,Н.Новиков, А.P.Каплан, В.А.терехов, П.Г.Суворов, О.Г.Трандин и О.В.Коровин (53) 621,385(088.8) (56) Авторское свидетелЬство СССР

Р l322484, кл. Н 03 М 7/22, 1986. (54 ) ПЕРЕ СТРАИВАЕМЬФ НИФРАТОР

2 (57) Изобретение относится к автоматике и вычислительной технике и может быть использовано в цифровых вычислительных системах. Цель изобретения — повышение достоверности шифратора. Шифратор содержит элементы ИЛИ l-8, элементы 9-12 равнозначности, элемент И-НЕ l3, элементы

И 14-l8, сумматоры 19-22 по модулю два и триггеры 23, 24. 1 ил.

1651384

Изобретение относится к автомати-. ке и вычислительной технике и может бьггь использовано в цифровых вычислительных системах.

Цель изобретения — повышение достоверности шифратора.

На чертеже изображена функциональная схема шифратора.

Перестраиваемый шифратор содержит элементы ИЛИ 1-8, элементы 9-1 2 равнозначности, элемент И-НЕ 1 3, элементы

И 14-18, сумматоры 19-22 по модулю два, триггеры 23 и 24, первую и вторую группы 25 и 26 информационных вы- 15 ходов, контрольный выход 27, информационные и управляющие входы 28-31 .

Шифратор работает следующим образом.

В зависимости от комбинации управ- 20 ляющих сигналов на соответствующих входах шифратора возможны три режима

Работы: одноканальный, двухканальный, тестовый (режим самопроверки).

Рассмотрим работу в одноканальном 25 режиме. Сигналом управления эквива™.

I лентным логической единице, по входу

29 триггеры 23 и 24 устанавливаются в исходное состояние. Затем сигналом управления, эквивалентным логической единице, по входу 30 триггер 23 переводится в единичное состояние, Иифратор подготовлен для работы в первом

1 ежиме.

Пусть теперь у к примеру у на вход фратора поступил сигнал, соответстующий двоичному коду 0001 в этом случае через элементы ИЛИ 1 и 2 на соответствующий выход в первой группе 25 информационных выходов, на 40 вход элемента 12 равнозначности и на вход сумматора 22 по модулю два

Поступит сигнал логической единицы.

На другой вход сумматора 22 поступает сигнал логического нуля с инверс- 45 ного выхода триггера 23, находящего-. ся в единичном состоянии. С выхода сумматора 22 по модулю два сигнал логической единицы поступает на соответствующий вход элемента 12 равно- 50 значности и на один из входов элемента И 17, который закрыт по другому входу нулевым потенциалом с прямого выхода триггера 24. Так как на входах элемента 12 равнозначности присутствуют одинаковые сигналы, то на вход элемента И-НЕ 13 поступает сигнал логической единицы с выхода элемента 12 равнозначности. На другие входы элемента И-НЕ 1 3 также поступают сигналы совпадения, экви валентные логической единице, с выходов элементов 9-11 равнозначности, так как на их входах сигналы отсутствуют, В этом случае с выхода элемента И-НЕ 13 снимается сигнал логичес-. кого нуля, который поступает на вход элемента И 18, предварительно подготовленный к открытию сигналом, снимаемым с инверсного выхода триггера 24.

Таким образом, на выходах первой группы 25 формируется код 0001, выходы группы 26 отключены, а на выходе

27 сигнал отсутствует, что свидетельствует об отсутствии неисправности, Если, например, возникает неисправность в элементах устройства, приводящая к тому, что на элементы 9-12 сравнения поступает различная информация, то с выхода элемента И-НЕ 13 снимается сигнал логической единицы.

С выхода элемента И-НЕ 13 сигнал логической единицы проходит через подготовленный к открытию элемент И 1 8 на выход 27, что свидетельствует о наличии неисправности.

При работе в двухканальном режиме код снимается как с выходов первой группы 25, так и с выходов второй группы 26. Для перестройки работы шифратора в двухканальный режим на вход 29 подается сигнал логической единицы и устанавливает триггеры 23 и 24 в исходное состояние, затем сигнал по входу 31 шифратора устанавливает в единичное состояние триггер 24, с его прямого выхода сигнал логической единицы поступает на соответствуюшие входы элементов И 14-1 7, подготавливая их к открытию. Своим инверсным выходом триггер 24 отключает контрольный выход 27. Теперь при наличии сигнала на информационных входах 28. как на выходах первой группы 25, так и на выходах второй группы 26 формируется код 0010.

Работа шифратора в режиме самопроверки осуществляется по сигналу

"Сброс" на входе 29 устройства: подготавливается к открытию элемент

И 18, отключаются выходы второй группы 26 с инверсного выхода триггера

23, сигнал логической единицы посту-пает на соответствующие входы сумматоров 19-22 по модулю два. Так как на входах 28 сигнал отсутствует, то с выходов сумматоров 19-22 по

1384

5 165

1 ! модулю два на входы элементов 9-12 равнозначности поступает сигнал, инверсный входному, т.е. эквивалентный логической единице.

В результате на выходе 27 ожидается сигнал логической единицы, который свидетельствует о исправной работе сумматоров l9-22 по модулю два, элементов 9-12 равнозначности, триггера 23.

Таким образом, по сравнению с прототипом обеспечивается повышение достоверности работы шифратора за счет увеличения кратности обнаруживаемых ошибок и сокращение времени с обнаружения неисправности за счет работы в реальном масштабе времени.

Формула изобретения

Перестраиваемый шифратор, содержащий первый элемент ИЛИ, первый вход ,которого соединен с первым входом

:второго элемента ИЛИ и является первым информационным входом шифратора, третий элемент ИЛИ, первый вход кото;рого является вторым информационным входом шифратора, четвертый элемент

ИЛИ, первый вход которого соединен с вторым входом второго элемента

ИЛИ и является третьим информационным входом шифратора, пятый элемент

ИЛИ, рвый вход которого является четвертым информационным входом шиф- ратора, шестой элемент ИЛИ," первый вход которого соединен с вторым вхо дом первого элемента ИЛИ.и является пятым информационным входом шифратора, вторые входы третьего и шестого элементов ИЛИ объединены и являются шестым информационным входом шифратора, второй вход четвертого элемента ИЛИ и третий вход шестого элемента ИЛИ объединены и являются седьмым информационным входбм шифратора, седьмой элемент ИЛИ, выход которого соединен с первым входом первого сумматора по модулю два и восьмой элемент ИЛИ, выход которого является первым выходом первой группы информационных выходов шифратора, о т— л и ч а ю шийся тем, что, с целью повышения достоверности шифратора, в него введены второй, третий и четвертый сумматоры по модулю два, триггеры, элементы равнозначности, элемент И"НЕ и элементы И, выходы пятого, четвертого и второго элемен-!

35 тов ИЛИ соединены с первыми входами соответственно второго, третьего и четвертого сумматоров по модулю два, инверсный выход первого триггера соединен с вторыми входами пеового-четвертого сумматоров по модулю два, выходы которых соединены с первыми входами одноименных элементов И и с первыми входами одноименных элементов равнозначности, выходы которых соединены с соответствующими входами элемента И-НЕ, выход которого соединен с первым входом пятого элемента

И, выход которого является контрольным выходом шифратора, инверсный и прямой выходы второго триггера соединены соответственно с вторым входом пятого элемента И и с вторыми входами первого — четвертого элементов И, выходы которых являются соответствующими выходами второй группы информационных выходов шифратора, второй вход первого элемента равнозначности подключен к выходу восьмого элемента

ИЛИ, выходы шестого, третьего и первого элементов ИЛИ соединены с вторыми входами соответственно второго, третьего н четвертого элементов равнозначности и являются соответствующими вторыми выходами. первой группы информационных выходов шифратора, первый вход седьмого элемента ИЛИ соединен с первым входом восьмого элемента ИЛИ и является восьмью входом шифратора, вторые входы седьмого и восьмого элементов ИЛИ объединены с третьими входами первого и второго элементов ИЛИ и являют я девятым входом шифратора, четвертый вход первого элемента ИЛИ, третий вход третьего элемента ИЛИ, четвертый вход второго элемента ИЛИ, и второй вход пятого элемента ИЛИ подключены к третьему входу шестого элемента ИЛИ, пятый вход первого элемента ИЛИ и четвертый вход третьего элемента ИЛИ подключены к первому входу четвертого элемента ИЛИ, четвертый вход шестого элемента ИЛИ подключен к первому входу пятого элемента ИЛИ, пятый вход второго элемента ИЛИ и третий вход пятого элемента ИЛИ подключены к первому входу шестого элемента ИЛИ, третий вход четвертого элемента ИЛИ подключен к первому входу третьего элемента ИЛИ, четвертые входы четвертого и пятого элементов ИЛИ подключены .к второму входу шестого элемента ИЛИ, 1651 384

Составитель Г.Берестевич

Редактор С.Пекарь Техред A.Kðàâ÷óê Корректор Н.Ревская

Заказ 1611 Тираж 470 Подписное

BHHHIIH Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", г.ужгород, ул. Гагарина, 101.R-входы первого и второго триггеров объединены и являются первым управляющим входом шифратора, S-входы первого и второго триггеров являются соответственно вторым и третьим . управляющими входами шифратора.