Компаратор напряжения

Компаратор напряжения

Иллюстрации

Показать все

Реферат

 

СООТГ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (19) (11) А1

20

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР (21) 4646615/21 . (22) 03.02.89 (46) 30.05.91. Бюп. Р 20 (71) Институт кибернетики им. В.M. Глушкова (72) A.Л. Вех, В.В. Чернецкий и Д.В . Молодчик (53) б 1,374.33(088.8) (56) Авторское свидетельство СССР

Р 1324111, кл. Н 03 И 1/10, 1986. (54) КОМПАРАТОР НАПРЯЖЕНИЯ (57) Изобретение относится к импульсной технике и может быть использовано в устройствах автоматического регулирования, аналоговых вычислительных машинах. Цель изобретения — повышение чувствительности и быстродействия.

Компаратор содержит два усилительных транзистора 1,2, первый ключ 3, гене,:ратор 4 тока, шину 5 питания, конден-, саторы 6, 7, истоковые повторители 8,9, согласующие транзисторы 10 11, ключи

РБ (1) Н 03 К 5/24, С 05 В 1/01

12, 13, входные шины 14, 15, базовые резисторы 16, !7, генератор 18 тока, триггер 19, выходные шины 20, 21, генератор 22 импульсов, элемент 23 задержки, иагрузочные резисторы 24, 25, шину 26 питания, разделительные резисторы 27, 28, нагрузочные резисторы 29, 30, дополнительные транзисторы 31, 32, подзарядные транзисторы

33 — 36, транзисторы 37 — 40 элемента сравнения, генераторы 41 — 46 тока, ключи 47, 48, ограничители 49, 50, элемент ИЛИ 51, нагрузочные резисторы 52 — 55, резисторы 56 †.59 обратной связи, разделительные резисторы

60 — 63, шину 64 опорного напряжения, входные транзисторы 64, 65. Чувствительность повышена за счет компенсации температурного и временного дрейфа нуля, а также небаланса схемы с помощью обратной связи по току. Уменьшение времени перезаряда конденсаторов обеспечивает быстродействие.

1 ил.

1653149

Изооретение относится к импульсной технике и может использоваться в устройствах автоматического регулирования, аналоговых вычислительных машинах, аналого-цифровых преобРазователях.

Целью данного изобретения является повышение чувствительности за счет компейсации небаланса и дрейфа нуля 10 и повышение быстродействия за счет уменьшЕния времени перезаряда конденсаторов.

На чертеже представлена с ру„ ур 15

Ная схема компаратора напряжения.

Компаратор напряжения содержит два усилительных транзистора 1 и 2, объединенные эмиттеры которых через

Последовательно соединенные первый ключ 3 и первый генератор 4 тока соединены с первой шиной 5 питания, два накопительных конденсатора 6 и 7, перрые выводы которых соединены с общей

Шиной, два истоковых повторителя на транзисторах 8 и 9„ два согласующих транзистора 10 и 11, второй и третий ключи 12 и 13 входные шины 14 и 15, подключенные через базовые ре:зисторы 16 и 17 к общей шине, второй генератор 18 тока, выходной триггер

19, выходы которого являются выхода -ми 20, 2.1 компаратора, и последова тельно соединенные генератор 22 им,пульсов и элемент 23 задержки, соеди35 ненные меяц у собой коллектор первого, усилительного 1 и затвор первого полевого 8 транзисторов, а также соединенные между собой коллектор второго усилительного 2 и затвор второго по- 4 левого 9 транзисторов, подключенные соответственно к первым выводам первого и второго накопительных конденсаторов 6 и 7, а общая шина через первый нагрузочный резистор 24 под- 45 соединена к объединенным истоку первого полевого 8 и базе первого согласующего .10 „гранзисторов, и через второй. нагрузочный резистор 25 — к объединенным истоку второго полевого

9 и .базе второго согласующего 11 òðàí° sHcTopoB а стоки полевых транзисторов 8,9 соединены с второй шиной 26 питания, катод через второй генератор

18 тока и последовательно соединенные

55 . с ним первый и второй разделительные резисторы 27, 28 подключен к змиттерам согласующих транзисторов 10, 11, коллекторы: которых соответственно соединены с К- и S-входами выходного триггера 19 и через третий и четвертый нагрузочные резисторы 29, 30 — с первой шиной 5 питания, два дополнительньЖ транзистора 31 и 32, две дифференциальные пары подзарядных траНзисторов 33 - 36-, две пары транзисторов 37 — 40 элемента сравнения, шесть генераторов 41 — 46 тока, четвертый и пятыи ключи 47 и 48, два ограничителя 49, 50 выходного напряжения, логический элемент ИЛИ 51, пятый, шестой, седьмой и восьмой нагрузочные резисторы 52 — 55, четыре резистора

56 — 59 обратной связи и четыре разделительных резистора 60 - 63, два входных транзистора 64 и 65, причем базы входных транзисторов 64, 65 соединены . с входными шинами 14 и 15, эмиттеры

1 через последовательно соединенные второй ключ 12 и третий генератор 41 тока подключены к второй шине 26 питания, которая подключена через последовательно соединенные четвертый генератор

42 тока и третий ключ 13 к эмиттерам дополнительных транзисторов 31 и 32, через последовательно соединенные пятый генератор 43 тока и четвертый ключ

47 — к эмиттерам первого и второго подзарядных транзисторов 33 и 34, через последовательно соединенные шестой генератор 44 тока и пятый ключ 48— к эмиттерам третьего и четвертого подзарядных транзисторов 35 и Зб, коллек-! торы первого и третьего подзарядных транзисторов 33 и 35 соединены с общей шиной, коллектор второго подэарядного транзистора 34 соединен с коллектором первого усилительного транзистора 1,1 а коллектор четвертого подзарядного . транзистора 36 — с коллектором второго

I .усилительного транзистора 2,коллекторы

;:первого входного 64 ипервого дополнительного 31 транзисторов соединеныс ба" .зой первого усилительного транзистора 1" и подключенычерез пятыйнагрузочный резистор 52 к первой шине 5 питания, которая через шестой нагрузочный резис . тор 53 подсоединена к коллекторам второго усилительного 2, второго до;полнительного 32 и базе второго уси лительного 2 транзисторов, при этом базы первого и второго дополнительных транзисторов 31,32 соединены соответственно с R- и Я-входами триггера 19, а также с первым и вторым ограничителями 49, 50 напряжения, базы первого и четвертого транзисторов

35

5 165

37, ч0 элемента сравнения соединены с истоками первого и второго полевых

J транзисторов 8 и 9, а базы второго и третьего транзисторов 38, 39 элемента сравнения — с шиной источника опорного напряжения, эмиттеры первого и второго транзисторов 37, 38 элемента сравнения через третий и четвертый разделительные резисторы 60, 61 и последовательно соединенный с ними седьмой генератор 45 тока подключены к первой шине 5 питания, которая через восьмой генератор 46 тока подключена к первым выводам пятого 62 и шестого 63 разделительных резисторов, вторые выводы которых соединены с эмиттерами третьего и четвертого транзисторов 39,40 элемента сравнения, коллекторы первого и второго тран. зисторов 37, 38 которого соединены с базами первого и второго подзарядных транзисторов 33, 34 и соответственно через первый и второй резисторы 56, 57 обратной связи — с первым выводом седьмого нагрузочного резистора 54, второй вывод которого соединен с второй шиной 26 питания, коллекторы третьего и четвертого транзисторов 39, чО элемента сравнения соединены с базами четвертого и третьего подзарядных транзисторов 35, 36 и соответственно через третий и четвертый резисторы 58, 59 обратной связи — с первым выводом восьмого нагрузочного резистора 55, выход генератора 22 соединен с управляющим входом третьего ключа 13 и первым входом элемента

ИЛИ 51, второй вход которого соединен с выходом элемента 23 задержки, а выход — с управляющими входами первого 3, четвертого 47 и пятого 48 ключей

Компаратор напряжения работает следующим образом.

В начале интервала времени, на ко-. тором производится сравнение напряжения входного сигнала с опорным по сигналу генератора 22 импульсов, на период,. замыкаются ключи 12,13, 47 и ч8. Замыкание ключа 13 на интервале с„ вызывает отпирание транзисторов

31,32 по эмиттерам. Выходное напряжение компаратора, прилокенное к базам транзисторов 31 и 32, усиливается ими и поступает на базы транзисторов

1, 2, в эмиттеры которых в результате замыкания ключа 3 поступает ток генератора 4, перераспределяясь мезду

3 t49 6 транзисторами f, 2 пропорционально напряжениям, приложенным к их базам, т. е. выходному напряжению компаратора. Коллекторные токи транзисторов

1,2 разряжают конденсаторы 6, 7. В то же время коллекторными токами транзисторов 33, 36 происходит заряд этих конденсаторов. Равенство токов заряда и разряда поддерживается цепями внутренней отрицательной обратной связи, содержащими элементы сравнения на транзисторах 37, 38 и 39, 40. Благодаря внешней отрицательной обратной связи на транзисторах 31, 32 разность напряжений на.конденсаторах снижается до величины, при которой выходное напряжение компаратора станет равным нулю. После размыкания ключей 12, 13, ч7 и 48 это напряжение сохраняется до момента появления импульса на выходе элемента 23 задержки соответственно началу интервала ь„ сравнел ния напряжения входного сигнала с опорным. В момент появления импульсов напряжения на выходах элемента 23 задержки и логического элемента ИЛИ 51 замыкаются ключи 12, 13, 47 и 48 на время „, в результате чего транзисторы

3p: 6ч, 65, t, 2, 33, 34 и 35, 36 отпираются. Усиленное транзисторами 64,65 входное нап,ряжение поступаетв базытранзисторов 1 . и 2,коллекторные токи которыхразряжают" накопительные конденсаторы 6, 7, в то же время заряд которых осуществляется коллекторными токами транзисторов 34, 36. Разряд — заряд конденсаторов осуществляется в течение времени 3г, в конце которого на конденсаторах установится разность напряжении, пропорциональная входному сигналу, Эта разность напряжений поддерживается неизменной после размыкания ключей 12, )3, 47, 48 до момента запуска генератора 22. Усиленное транзисторами 64, 65 и 1,2 входное напряжение через истоковые повторители на транзисторах 8 9 и согласующие транзисторы 10, 11 поступает на

50 R- и S-входы триггера 19, устанавливая его в одно из устойчивых состояний. Так как напряжение на выходе линейной части компаратора (на коллекторах транзисторов 10, 11) перед моментом занесения входного сигнала равнялось нулю, то усиленное транзисторами 64, 65 и 1,2 входное напря:кение, превышающее порог срабатывания . триггера 19, устанавливает последний

1653149 л 4Б ю С

t =2(g i Т 9 г

40 где П „,и, — максимальное напряжение заряда конденсатора относительно Uz, равное о/2

I — ток генератора 22:, — коэффициент усиления по току транзистора;

С вЂ” емкость накопительного

45 конденсатора.

Численное значение t. определим из условия использования маломощных среднечастотных транзисторов в схеме компаратора. При этом примем Е = 15 В, что соответствует напряжению питания используемых в народном хозяйстве

55 схем операционных усилителей, компараторов, аналого-цифровых преобразователей: I,. = 10 А;, С = 10 Ф. Емкость С принята при условии исполь50 в состояние, соответствующее входному сигналу.

Для ограничения уровней напряжения на входах триггера 19 установлены ограничители 49, 50 напряжения, в функции которых могут, использоваться стабилизирующие диоды.

Внутренняя обратная связь, содержащая схему сравнения на транзисторах 10

37 — 40 и управляющая током заряда . конденсаторов, служит для отслеживания уровня заряда накопительных конденс:аторов и равенства токов заряда и разряда конденсаторов. Напряжения. заряда накопительных конденсаторов изменяются относительно некоторого уровня П,, при. котором Б,„„ = 0 и которое задается напряжением опора Поп+ "Ъ 20 где U p — напряжение опорного источника; U ц — напряжение затвор — исток полевого транзистора. Обычно для обеспечения максимального диапазона усиленного сигнала при линейном режи- 25, ме работы усилительных транзисторов должно быть равно. половине кол",лекторного напряжения питания, т.е.

Пр= Е/2, где Е.- напряжение источника 26, а изменение напряжения от вход-30 ного сигнала U /2 т,.е, Е/4. Исходя из этого, определим максимальное быстродействие компаратора, характеризуемое, временем преобразования, которое равно сумме двух интервалов сà — заЛ несения входного сигнала и обнуления схемы: зования в качестве накопительных конденсаторов коллекторных емкостей транзисторов 1, 2, 34, 36 и емкости затвора транзисторов 8, 9, т.е.

Е С 15 10 - (1 — 15 Hc ° (2)

C(I 10

С целью увеличения быстродействия можно увеличить ток генераторов

4, 43 и 44.

По сравнению с прототипом быстродействие предложенного компаратора в

3 раза выше. Так как напряжение на конденсаторе изменяется от Е до

U — Е/4, т.е. на величину ЗЕ/4, то

ЗЕ С

t Г (3) Формула изобретения

Компаратор напряжения, содержащий два усилительных транзистора, объединенные эмиттеры которых через последовательно соединенные первый ключ и первый генератор тока соединены с первой шиной питания, два накопительных конденсатора, первые выводы кото9ых соединены с общей шиной, два истоковых повторителя на полевых транзисторах, два согласующих транзистора, второй и третий ключи, входные шины, подключенные через базовые резисторы к общей шине, второй генератор тока, выходной триггер, выходы которого являются выходами компаратора, и последовательно соединенные генератор импульсов и элемент задержки, соедиПри одинаковых значениях составляющих формулы (3) t прототипа равно 45 нс.

Как быпо сказано, чувствительность компаратора прототипа ограничена величиной температурного и временного дрейфа нуля и небалансом схемы. В предложенном компараторе дрейф нуля и небаланс схемы компенсируются внешней обратной связью схемы.

Предложенная схема значительно превосходит по быстродействию и чувствительности известные схемы компараторов, ячеек выборки и хранения, аналого-цифровых преобразователей при сохранении усреднения входных сигна- . лов на интервале стробирования усилительных транзисторов за счет интегРирования коллекторных токов с помощью емкостей.

9 1653 ненные между собой коллектор первого усилительного транзистора и затвор первого полевого транзистора, а такI

1 же коллектор .второго усилительного транзистора и затвор второго полевого транзистора, подключенные соответственно к первым выводам первого и второго накопительных конденсаторов, а общая шина через первый нагрузочный резистор. подсоединена к объединенным ,истоку первого полевого и базе перво-го. согласующего транзисторов и через второй нагрузочный резистор — к объединенным.истоку второго полевого и базе второго оогласующего транзисторов, а стоки полевых транзисторов соединены с второй шиной питания, которая через второй генератор тока и последовательно соединенные с ним первый и второй разделительные резисторы подключена к эмиттерам согласующих транзисторов, коллекторы которых соответственно соединены с К- и S-входами выходного триггера и через третий и четвертый нагрузочные резисторы— с первои шиной питания, о т л и ч а юшийся тем, что, с целью повышения быстродействия и чувствительности, в него введены дифференциальная пара входных и дифференциальная пара дополнительных транзисторов, две дифференциальные пары подзарядных транзисторов, две пары транзисторов элемента сравнения, шесть генераторов то- З5

» ка, четвертый и пятый ключи, два ограничителя выходного напряжения и логический элемент ИЛИ, причем базы входных транзисторов соединены с О входными шинами компаратора, эмиттеры входных транзисторов через последовательно соединенные второй ключ и третий генератор тока подключены к второй шине питания, которая подклю.чена через последовательно соединенные четвертый генератор тока и третий ключ к эмиттерам дополнительных транзисторов, через последовательно соединенные пятый генератоР тока и чет вертый ключ — к эмиттерам первого.и второго подзарядных транзисторов, через последовательно соединенные шестой генератор тока и пятый..ключ — к эмиттерам третьего и четвертого подзарядных транзисторов, коллекторы первого и третьего подзарядных транзисторов соединены с общей шиной » коллектор второго подзарядного тран49 l0 зистора соединен с коллектором первого усилительного транзистора, а коллектор четвертого подзарядного транзистора — с коллектором второго усилительного транзистора, коллекторы первого входнога и первого дополнительного транзисторов соединены с базой первого усилительного транзистора и подключены через пятый нагрузочный резистор к первой шине питания, которая через шестой нагрузочный резистор подсоединена к коллекторам второго входного, второго дополнительного и базе второго усилительного транзисторов, при этом базы первого и второго дополнительных транзисторов соединены соответственно с

R- u S-входами триггера, а также с первым и вторым ограничителями напряжения, базы первого и четвертого транзисторов элемента сравнения сое динены с истоками первого и второго полевых транзисторов соответственно, а базы второго и третьего транзисторов элемента сравнения — с шиной источника опорного напряжения, эмиттеры первого и второго транзисторов элемента сравнения через третий ичетвертый разделительные резисторы и последовательно соединенный с ними седьмой генератор тока подключены к первой шине питания, которая через восьмой генератор тока подключена к первым выводам пятого и шестого разделительных резисторов, вторые выводы которых соединены с эмиттерами третьего и четвертого транзисторов элемента сравнения, коллекторы первого и второго транзисторов которого соединены с базами первого и второго подзарядных транзисторов и соответственно через первый и второй резисторы обратной связи — с первым выводом седьмого нагрузочного резистора, второй вывод которого соединен с второй шиной питания, коллекторы третьего и четвертого транзисторов элемента сравнения соединены с базами четвертого и третьего подзарядных транзисторов и соответственно через третий и четвертый резисторы обратной связи — с первым выводом восьмого нагрузочного. Резистора, второй вывод которого соединен с второй шиной питания, выход генератора импульсов соединен с управляющи входом третьего ключа и с первым входом элемента ИЛИ, второй вход которого соединен с выходом элемента задерж11 1653149 ки и управлякнцим входом второго клю- дами первого, ча, а выход — с управляющими вхо— ключей, !!

2 четвертого н пятого

Составитель Н.. Маркин

TexPeð М.Дидык Корректор М. Самборская

Редактор М. Келемеш

Тираж 484

Заказ 1780

Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", r.Óæroðoä, ул. Гагарина, 101