Цифровой согласованный фильтр

Цифровой согласованный фильтр

Иллюстрации

Показать все

Реферат

 

Изобретение относится к радиотехнике и может быть использовано п обнаружителях цифровых сигналов с дискретной частотной манипуляцией„ Цель изобретения - повышение быстродействия , Цифровой согласованный фильтр содержит блок 1 частотных рециркуляторов, блоки 2 и 4 памяти, блок 3 ранжировки отсчетов, коммутатор 5, блок 6 элементов II, блок 7 ключей, блок 8 счетчиков, блок 9 выбора максимального числа, блок 10 генераторов опорных последовательностей и блок 11 синхронизации. Отсчеты входного сигнала на всех М частотах , формирующих сигнал, накопленные за время, равное длительности элемента сигнала Т ранжируются по степени их убывания, -«аменяются номерами частотных каналов, в которых они накоплены, и по л М/2 номерам каналов производится проверка порядка следования частот в каналах. Сигнал на выходе счетчика с наибольшим числом совпадений является откликом согласованного фильтра.1 з.п. ф-лы, 4 ил € (Л

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК

„„SU„, 1653174

А1

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К Д ВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМ

ПРИ ГКНТ СССР (21) 4454501/09 (22) 04.07.88 (46) 30. 05. 91. Бюл, Р 20 (72) N.Ã.Вяткин и В.А.Сивов (53) 621.391.266(088.8) (56) Авторское свидетельство СССР

В 1225040, кл. Н 04 L 27/26, 1984. (54) ЦИФРОВОЙ СОГЛАСОВАННЫЙ ФИЛЬТР (57) Изобретение относится к радиотехнике и может быть использовано в обнаружителях цифрoBblx сигналов с дискретиой частотной манипуляцией.

Цель изобретения — повышение быстродействия. Цифровой согласованный фильтр содержит блок 1 частотных рециркуляторов, блоки 2 и 4 памяти, блок 3 ранжировки отсчетов, коммута(g))5 . Н 04 L 27/26, Н 03 Н 27/00 тор 5, блок 6 элементов И, блок 7 ключей, блок 8 счетчиков, блок 9 выбора максимального числа, блок l0 генер,от ров опорных последовательностей и блок 11 синхронизации. Отсчеты входного сигнала на всех М частотах, формирующих сигнал, накопленные за время, равное длительности элемента сигнала Т ранжируются по степени их убывания, заменяются номерами частотных каналов, в которых они накоплены, и rro n N/2 номерам каналов производится проверка порядка следования частот в каналах.

Сигнал на выходе счетчика с наибольшим числом совпадений является откликом согласованного фильтра.1 з.п. ф-лы,- 4 ил, 1653174

Изобретение относится к радиотехнике и может быть использовано в обнаружительных цифровых сигналах с дискретной частотной манипуляцией (ДЧИ).

Цель изобретения — повышение быстродpйсTВия, На фиг.1 приведена электрическая структурная схема цифрового согласованного фильтра; на фиг ° 2-4 — электрические структурные схемы блока ранжирования отсчетов, блоков элементов И, ключей и генераторов опорных последовательностей и блока выбора максимального числа.

Цифровой согласованный фильтр содержит блок 1 частотных рецирк ляторов, первый блок 2 памяти, блок 3 ранжировки отсчетов, второй блок 4 памяти, коммутатор 5, блок 6 элементов И, блок 7 ключей, блок 8 счетчиков, счетчик 8.1-8 М, блок 9 выбора максимального числа, блок 10 генераторов опорных последователь- 25 ностей, блок 11 синхронизации, генератор t2, делители 13-15 частоты . и частотные рециркуляторы 16.1-16.И.

Блок 3 ранжировки отсчетов содержит компараторы 17.1-17.,И, одновибраторы 18. 1-18.М, канальные ключи

19.;1-19.И, коммутатор 20, блок 21 памяти, блок 22 ключей, формировате» ли 23,1»23.И импульсов, элемент

ИЛИ-НЕ 24, ключ 25, счетчик 26, регистры 27.1-27.И.

Блок 6 элементов И содержит блоки 6.1-6.И совпадения.

Блок 7 ключей содержит ключи 7.17.М и линию 28 задержки.

Блок 10 содержит генераторы опорных последовательно< тей 10.1-10.М.

Блок 9 выбора. максимального числа содержит компараторы 29, ключи 30 первой группы и ключи 31 второй группы.

Цифровой согласованный фильтр работает следующим образом.

Входной сигнал в виде аддитивной смеси ДЧИ сигнала, шумов и импульсных и узкополосных помех посту- 50 пает на вход блока 1 частотных рециркуляторов. ДЧИ сигнал представляет собой последовательность радиоимпульсов, передаваемых па скачкообразно меняющихся, отличных одна от другой частотах Q ., где i = 1,2,..., ° М. Блок 1 состоит из одинаковых частотных рециркуляторов 16.i являющихся накопителями амплитуды. Входы всех накопителей-рециркуляторов объединены и являются входом согласованного фильтра,, На опорный вход каждого из частотных рециркуляторов 16. i c блока 11 синхронизации подается опорное гетеродинное напряжение Юо;, ка все частотные рециркуляторы 16.i подается также импульсная последовательность с частотой дискретизации F и импульсная последовательность,с частотой следования элементов ДЧИ сигнала Г3, импульсы которой определяют момейты выдачи накопленных отсчетов входного сигнала. Каждый из блоков

16.i выполняет функцию узкополосного фильтра, настроенного на одну из частот сигнала Я;,, обладающего . полосой пропускация Д F = — — = F

ЬЯ

21„э с выхода которого с частотой F сни3 маются в цифровом виде отсчеты, пропорциональные мошности входного сигнала в полосе пропускания узкополос ного фильтра. На выходе M рециркуляторов-накопителей в каждый момент считывания будет И отсчетов, которые запишутся каждый в свою ячейку первого блока 2 памяти. Затем в течение

1 времени Т. = накопители-рецир3 Г куляторы 16.i будут снова накапливать ! очередные отсчеты входного сигнала, а отсчеты с выхода первого блока 2 памяти подаются на входы блока 3 ранжировки отсчетов.

Блок 3 ранжировки отсчетов состоит из И компараторов 17 двоичных чисел, с каждым из которых последовательно пключены одновибратор 18 и ка нальный ключ 19. Выходы всех И ка» нальных ключей 19 объединены и соединены с входом коммутатора 20, после» довательно с которым включен блок 21 памяти и блок 22 ключей, выходы которых являются выходом блока 3 ранжи ровки отсчетов. Кроме того, выход каждого из одновибраторов 18 соединен с входом формирователя 23 импульсов и с одним из И входов элемента

ИЛИ-НЕ 24. Объединенные выходы форми рователей 23 импульсов соединены с тактирующим входом коммутатора 20, а выход элемента ИЛИ-НЕ 24 через ключ

25 соединен с вычитающим входом счетчика 26, выходы разрядов которого соединены с вторыми входами компара5 1653174 торов 17, при этом на установочные входы коммутатора 20, счетчика 26 и управляющие входы блока 22 ключа подается импульсная последовательность с частотой F>, а сигнальные входы канальных ключей соединены с выходами регистров 27, В момент снятия с выходов блока 1 частотных рециркуляторов на установочные входы коммутатора 20 и счет: чика 26 подается импульс, который устанавливает коммутатор и счетчик в исходное состояние, а именно ком« . мутатор 20 в положение, когда его вход соединяется с его первым выходом, а счетчик 26 устанавливается в состояние, соответствующее внесению в него какого-то исходного числа

Ис, . ПРи этом на пеРвые входы ком- 20 параторов 17 подаются двоичные числа N,, представляющие отсчеты с ячеек первого блока 2 памяти, а на вторые входы компараторов 17 одновременно с выходов счетчика 26 подает- 25 ся двоичное число N „, заведомо большее самого большего иэ отсчетов вход ного сигнала Г1, А,ц„ . При этом на выходах компараторов 17 установятся соответствующие потенциалы, определя-. емые соотношением И, C N; о а И

Через нормально замкнутый ключ 25 на вычитающий вход счетчика 26 поступают импульсы последовательности (Ncu

F ъ- Г

Ф

Э

1 — И -- — ф

50 л где (- б - длительность импульса одновибратора IS при этом содержимое счетчика 26 начинает уменьшаться на единицу с поступлением каждого импульса F „. В моменты времени, когда на одном из компараторов число на первом (сигнальном) входе превысит текущее значение числа N ч на выходе счетчика 26, произойдет скачкообразное изменение потенциала на выходе данного компаратора 17. Скачок потечциала запустит одновибратор 18 данного канала, кото рый сформирует кратковременный строб, подаваемый на вход управления канального ключа 19, на вход Формирователя импульсов и на один из выходов элемента ИЛИ-НЕ 24. На время действия строба откроется нормально разоикнутый канальный ключ 19 и пропустит содержимое регистра 27 данного канала на вход коммутатора 20. Содержимым регистра 27 является пос-.оянно записанное число - номер данного канала, Таким образом, на первый выход коммутатора 20 пройдет двоичное число

1, 2,...,11, оэначаюцее номер канала, в котором накопитель 16 накопил напбольгжй отсчет. Это число запишется в первой ячейке блока 21 памяти. Срезом импульса одновибратора

18 в формирователе 23 импульса сформируется тактовый импульс KoTopbN переведет коммутатор 20 во второе положение. Для того, чтобы в момент формирования первого импульса одновибратора 18 не происходило уменьшение содержимого N „ счетчика 26, импульс одповибратсра через элемент

ИЛ .-HL 24, подаваемый на управляющий вход ключа 25, размыкает его, при этом прекрацается доступ считывающих импульсов на вход счетчика 26. Этим предотвращается возможность одновревременного открывания двух канальных ключей 19 и подключение выходов одновременно двух регистров 27 к входу коммутатора 20. Через время, равное длительности формируемого импульса, . одновибратор !8 данного канала воз", 30 вращается в исходное состояние, и .его заставит сработать только скачок потенциала в следуюцем периоде анализа отсчетов (через время, равное

1

По мере уменьшения содержимого

N счетчика 26 уже в другом компасч раторе 17 произойдет повышение отсчета входного сигнала (числа и первом входе), что приведет к формированию скачка потенциала на выходе этого компаратора. Далее все будет развиваться аналогично описанному выше и во вторую ячейку блока 21 памяти будет записан номер канала, s котором рециркулятор блока 1 накопил второй по величине отсчет. После завершения цикла работы в ячейки блока

21 памяти с первой по М-ю будут по порядку записаны номера каналов пс сте" пени убывания уровня накопленных отсчетов входного сигнала, то есть будет произведена их ранжировка и произведена замена отсчетов на номера каналов в которых сформированы зти отсчеты. С приходом установочного импульса откроются ключи блока 22 и содержимое блока 21 памяти будет подано на вход блока 3 ранжировки от" счетов и записано во втором блоке

1653174

4 памяти. установочным же импульсом устанавливается в исходное положение счетчик 26.

М

Выходы и, где и «(— —, первых 5 ячеек второго блока 4 памяти соединены с входами коммутатора 5, выход которого соединен с первым входом блока 6 элементов И. Выходы блока 6 элементов И соединены с управляюшими входами блока 7 ключей, который со стоит из ключей 7-1...7-И и линии

28 задержки. Сигнальные входы всех

М ключей 7-1, 7-2,...,7-И, входяцих в состав блока 7, объединены и на них через линию 28 задержки подается тактирующая импульсная последовательность с частотой nF+ с блока 11 синхронизации. Вторые входы блоков 20

6.1-6.И соединены с выходами соответствуюцих генераторов 10.1-10.М, входящих в состав блока 10. Каждый из них формирует последовательность, априорно известную на приемноч стороне 25 и описывающую порядок следования но.меров частот ДЧИ сигнала. Фаза числовой последовательности на выходе каждого последуюцего из И генераторов

10 отличается от фазы предыдуцего 30 генератора на один сдвиг. Например, если порядок перебора частот сигнала описывается последовательностью номеров 1, 2, З,...,И, то в исходном состоянии установочным импульсом час- 35

Рр, тотой F = — — первый генератор

И

10.1 будет установлен в состояние, когда на его выходе стоит число 1 генератор 10.2 будет установлен в со- 40 стояние, когда на егo выходе стоит число 2, и так далее, последний генератор .10.И будет иметь:на выходе в исходном состоянии число М. С частотой импульсной последовательности

F+ состояние генераторов блока 10 изменяется на один сдвиг, т.е. тактирующий импульс приводит все генераторы в следуюцее порядковое состояние. В блоке 6 элементов И числа с 50 выходов блока 10 генераторов опорнык последовательностей последовательно сравниваются с номерами п каналов, записанными в ячейках второго блока

4 памяти и подаваемыми на вход блока 55

6 элементов И коммутатором 5. 3а

1 время T> — — происходит и переклю 9 чений коммутатора 5 и на вход блока 6 элементов И по очереди подаются и номеров. На вторых входах блока 6 смена чисел с бпока 10 происходит раз за время Т>, Если сравниваемые числа совпапи, на выходе блока 6 элементов И появляется разрешаюций потенциал, который подается на управляющий вход соответствуюцего ключа 7, и через этот ключ пройдет счетный импульс с частотой nF> на вход соответствуюцего счетчика 8. Для того, чтобы обеспечить надежное прохождение счетного импульса, он в блоке 7 ключей задерживается линией 28 задержки на время, нревышаюцее длительность переходных процессов в коммутаторе 5, блоке 6 элементов И и блоке 7 ключей.

За время Т па входы п (из обцего числа М) счетчиков 8 поступит по одному счетному импульсу. На последующем интервале Тэ числа на выходах генераторов 10.1,...,10.И синхронно сменяются и произойдет их сравнивание с и номерами каналов с максимальными отсчетами из второго блока

4 памяти и снова в каких-то и счетчиках 8.1-8.М произойдет увеличение содержимого на единицу. В идеальном случае при отсутствии в канале сосредоточенных помех наибольший отсчет всегда будет в канале с полезным сигналом и в счетчике 8.1-8.И, который включен на выходе того блока 6.1-6.М, на входах которого совпали фазы сравниваемых последовательностей, будет накоплена сумма из И импульсов. В остальных N-1 счетчиках 8.1-8.М будут записаны случайные числа, определяемые случайным распределением шумов на входе блока t частотных рециркуляторов, которое определяет величину накапливаемьгх отсчетов.

Выходы счетчиков 8. 1-8.И соединены с входами блока 9 выбора максимального числа. По мере прихода элементов Д 1М сигнала на вход согласованного фильтра на выход блока 9 вы;бора максимального числа будет проходить наибольшее число с выхода одного из счетчиков 8.1-8.М как отклик согласованного фильтра. Один раз за период перебора частот сигнала импульсом с частотой следования Р

= Рз/И счетчики 8.1-8.И сбрасываются в нулевое состояние. Наибольшее число с выхода согласованного фильтра подается далее на вход порого! 653174 вого устройства в обнаружителе для принятия решения о наличии сигнала.

Формула изобретения

1. Цифровой согласованный фильтр, содержаций блок частотных рециркуляторов,первый блок памяти, входы которого соединены с выходами блока частотных рециркуляторов, коммутатор, блок ключей, блок выбора максимального числа и блок снхронизации, группа первых выходов которого соединена с группой первых управляющих входов блока. частотных рециркуляторов, второй управляющий вход которого соединен с вторым выходом блока синхронизации, третий выход которого соединен с третьим управляющим входом блока частотных рециркуляторов, управляющим входом первого блока памяти и первым управляющим входом коммутатора, отличающийся тем, что, с целью повышения быстродейст- 25 вия, в него введены блок ранжировки отсчетов, второй блок памяти, блок элементов И, блок генераторов опорных последовательностей и блок счетчиков, причем выходы первого блока памяти gp соединены через последовательно со- . единенные блок ранжировки отсчетов и второй блок памяти с входами коммутатора, выход которого соединен с первым входом блока элементов И,группа вторых входов которого соединена с выходами блока генераторов опорных последовательностей, а выходы блока элементов И соединены через блок ключей с входами блока счетчиков, выходы которого подключены к входам блока выбора максимального числа, а тактовый вход блока счетчиков соединен с первым управляющим входом блока генераторов числовых последовательностей и четвертым выходом блока синхронизации, третий выход которого соединен с вторым управляющим входом блока генераторов опорных последовательностей, управляющим входом второго блока памяти и первым управляющим входом блока ранжировки отсчетов, второй управляищий вход которого подключен к пятому выходу блока синхронизации,шестой выход которого соединен с вторым управляющим и управляюцим входами коммутатора и блока ключей соответственно.

2. Фильтр поп.1, отличаюшийся тем, что блок выбора максимального числа содержит М-1 компараторов, где И вЂ” число входов блока выбора максимального числа, И-1 ключей первой группы и И-1 ключей второй группы, причем первый и второй входы m-ro компаратора, где ш

1, Я-l), ñîåäèíåíû с входеми в-в вдючей первой и второй групп соответственно, выходы которых соединены с первым входом m+1-го компаратора, а управляющие входы m-x ключей первой и второй групп соединены с первым и вторым выходами m-ro компараторов соответственно, 1653174

Составитель С.Музьгчук

Редактор Т.Лошкарева Техред A.Кравчук Корректор Н.РевскаЯ

Заказ 2190 Тираж 395 Подписное

ВНЯИПИ Государственного комитета па изобретениям и открьггиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5 и 11

Производственно-издательский комбинат Патент, г. Ужгород, ул. Гагарина, 101