Способ измерения относительной величины удельной электрической проводимости электропроводящих изделий и устройство для его осуществления

Способ измерения относительной величины удельной электрической проводимости электропроводящих изделий и устройство для его осуществления

Реферат

 

Способ измерения относительной величины удельной электрической проводимости электропроводящих изделий, включающий в себя четыре цикла измерения выходных сигналов вихретокового преобразователя, в каждом из которых осуществляют последовательное возбуждение преобразователя на трех частотах , где n > 1, и измерение соответствующих сигналов U_1i, U_2i и U_3i преобразователя, где i - номер цикла измерения, формирование из этих сигналов в первом, втором и третьем циклах сигналов корректировки S₁, S₂ и S₃, коррекции сигналов преобразователя в первом, втором и третьем циклах до выполнения условий S₁ = 0, S₂ = 0, S₃ = 0 соответственно и запоминания величин U₁, U₁₂, U₁₃ и U₁₄, причем первый и второй циклы измерения проводят при установке преобразователя на эталонный образец, во втором и третьем циклах измеряют величину мешающего параметра P, на величину P, а четвертый цикл измерений проводят при установке преобразователя на контролируемый образец, отличающийся тем, что, с целью увеличения точности измерения, третий цикл измерения проводят при установке преобразователя на эталонный образец, устанавливают величину опорного напряжения U_o, сигналы S₁, S₂ и S₃ формируют в виде S₁ = 2U₁₁ - U₂₁ - U₃₁, S₂ = U₂₁ - U₃₁ + U_o - U₂₂ + U₃₂, S₃ = U₂₁ - U₃₁ - U_o - U₂₃ + U₃₂, в первом цикле коррекцию S₁ осуществляют путем итерационного изменения величин частот ₁, ₂ и ₃, находят и запоминают величину U₁ = U₂₁ - U₃₁, во втором цикле коррекцию S₂ осуществляют путем итерационного изменения величины P, находят и запоминают величину U₂ = U₂₂ - U₃₂, в третьем цикле коррекцию S₃ осуществляют путем итерационного изменения величины P, в четвертом цикле находят и запоминают величину U₄ = U₂₄ - U₃₄, а величину относительной удельной электрической проводимости материала контролируемого образца находят в виде где ; _к, _э - величины удельной электрической проводимости материала контролируемого и эталонного образцов соответственно.

2. Устройство для измерения относительной величины удельной электрической проводимости электропроводящих изделий, содержащее последовательно соединенные первый коммутатор, к входам которого подключены три генератора, вихретоковый преобразователь, состоящий из возбуждающей и измерительной катушек, усилитель, амплитудный детектор и второй коммутатор, а также четыре блока памяти, три первых из которых подключены к выходу второго коммутатора, три блока вычитания, компаратор, блок световой индикации, масштабный преобразователь, блок управления, выход которого подключен к управляющим входам трех генераторов, и генератор тактовых импульсов, выход которого подключен к управляющим входам первого и второго коммутаторов, причем выходы второго и третьего блоков памяти соединены соответственно с первыми и вторыми входами первого и второго блоков вычитания, выход первого блока памяти соединен через масштабный преобразователь с третьим входом первого блока вычитания, выход которого соединен с блоком управления и через компаратор с блоком световой индикации, отличающееся тем, что, с целью увеличения точности измерения, оно снабжено последовательно соединенными источником опорного напряжения, инвертирующим усилителем, третьим коммутатором и блоком сложения, последовательно соединенными первым триггером, вход которого подключен к выходу компаратора, одновибратором и вторым триггером, выход которого подключен к управляющему входу третьего коммутатора, а также вычислительным устройством, вторым компаратором, линией задержки, индикатором нуля и логическим элементом И, причем выход второго блока вычитания подключен к входу четвертого блока памяти, к первому входу вычислительного устройства и к первому входу третьего блока вычитания, второй вход которого подключен к выходу блока сложения, выход третьего блока вычитания соединен с входом индикатора нуля и через последовательно соединенные второй компаратор и логический элемент И с вторым входом второго триггера и с первым синхронизирующим входом вычислительного устройства, второй синхронизирующий вход которого и управляющий вход четвертого блока памяти соединены с выходом одновибратора, выход первого блока памяти соединен с вторым входом вычислительного устройства, выход четвертого блока памяти подключен к второму входу блока сложения, второй вход третьего коммутатора соединен с источником опорного напряжения, а линия задержки включена между выходом второго компаратора и вторым входом логического элемента И.