Устройство для умножения

Устройство для умножения

Иллюстрации

Показать все

Реферат

 

Изобретение относится к вычислительной технике и может быть использовано при построении арифметических устройств электронных машин. Цель изобретения - расширение функциональных возможностей за счет вы-, полнения операции умножения при вводе n-разрядного множимого и п-разрядного множителя произвольных 1-х разрядов (i 1,2,...,п)„ Устройство содержит два n-разрядных кольцевых реверсивных регистра, два элемента запрета, фиксаторы множимого и множителя, два элемента И, две группы из п элементов И, п-разрядные регистры множимого и множителя, п групп из п формирующих элементов И, п групп из п фиксаторов состояния, п групп из п фиксирующих элементов И, три группы элементов ИЛИ, четыре подключающих элемента .ИЛИ, шесть полусумматоров , три группы сумматоров разрядов, два элемента ИЛИ, 2 п-разрядный регистр результата. Устройство позволяет выполнять операцию умножения как при прямом, так и при обратном порядке расположения разрядов множимого и множителя, а также осуществлять суммирование частичных произведений при их произвольном формировании . 1 ил. § /)

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (51)5 G 06 Г 7 52

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР (21) 4704599/24 (22) 14. Об .89 (46) 07.06.91. Бкл. Р 21 (71) Институт кибернетики им. В Л. Глушкова (72) Н.Б. Фесенко (53) 681.325 (088.8) (56)Авторское свидетельство СССР

N - 1439579, кл. С Об Р 7/52, 1987.

Авторское свидетельство СССР

ff 1203512, кл. G 06 Р 7/52, 1984. (54) УСТРОЙСТВО ДЛЯ УМНОЖЕНИЯ (57) Изобретение относится к вычис— лительной технике и может быть использовано при построении арифмети-. ческих устройств электронных машин.

Цель изобретения — расширение функциональных возможностей за счет вы-, полнения операции умножения при вводе и-разрядного множимого и и-разрядного множителя произвольных i-x

Изобретение относится к вычисли-. тельной технике, в частности устройствам умножения, и может быть использовано при построении арифметических устройств электронных вычислительных машин.

Цель изобретения — расширение функциональных возможностей за счет выполнения операции умножения при вводе и-разрядного множимого и и-разрядного множителя с произвольных

i-х разрядов (i = 1,2,...,n) .

На чертеже изображена схема устройства.

Устройство для умножения содержит два элемента f и 2 запрета, первый

„„ЯО„„1654815,А ) 2 разрядов (i = 1,2,...,n). Устройство содержит два и-разрядных кольцевых реверсивных регистра, два элемента запрета, фиксаторы множимого и множителя, два элемента И, две группы из и элементов И, п-разрядные регистры множимого и множителя, и групп из п формирующих элементов И, п групп из и фиксаторов состояния, и групп из п фиксирующих элементов

И, три группы элементов ИЛИ, четыре подключающих элемента .ИЛИ, шесть полусумматоров, три группы сумматоров разрядов, два элемента ИЛИ, 2 и-разрядный регистр результата. Устройство позволяет выполнять операцию умножения как при прямом, так и при обратном порядке расположения разрядов множимого и множителя, а также осуществлять суммирование частичных произведений при их произвольном формировании. 1 ил . и-разрядный кольцевой реверсивный регистр 3, фиксатор 4 множимого, второй кольцевой реверсивный регистр 5, фиксатор 6 множителя, два элемента

И ? и 8, две группы из п элементов

И 9 и 10, и-разрядный регистр. 11 множимого„п-разрядный регистр 12 множителя, и групп из п формирующих элементов И 13, и групп из и фиксаторов

14 состояния, и групп из и фиксирующих элементов И 15, первую группу элементов ИЛИ 16, четыре подключающих элемента ИЛИ 17.1-17.4, вторую группу элементов ИЛИ 18, шесть полусумматоров 19.1 "19.6, вторую группу из 2п-5 сумматоров 20 разряда, 16 54815

А а, а g аз» ° ° ., а; а;+,, ° ° °, а ., а„

B =(Ь!Ьг b>bjs< >b

Если разряды сомножителя А или В поступают в прямом порядке, т.е.

Г а;а +, ° ° °,ага ап»а -га 1

bib jtl °... »ЬгЬ Ь, °...,Ь гЬ;(.1 сдвиг в соответствующих п-разрядных кольцевых регистрах 3 ипи 5 выполняется от старших к младшим разрядам этих регистров.

Ксли разряды сомножителя А или В поступают в обратном порядке, т.е.

40

à;ài,, . ага,аи,...,а;»ган1»

b b - Ь Ь1Ь»1». ° ° »Ь;»гЬ +1»

J-1 в соответствуинцнх п-разрядных кольцевых реверсивных регистрах 3 или 5 сдвиг выполняется от младших к стар-". шим разрядам этих регистров.

Подготовка устройства к работе длится и тактов, íà (n+1)-и такте начинается обработка разрядов сомножителей, также поступающих через входы 26 и 27 множимого и множителя, т.е. (п+1)-й такт является первым тактом работы устройства.

Так как в исходном состоянии фиксаторы 4 и б множимого и множителя

5055 третью группу из 2п-7 сумматоров 21 разряда, два элемента ИЛИ 22.1 и

22.2, третью группу элементов HJIH

23, первую группу из 2п-4 сумматоров

24 разряда, 2п-разрядный регистр 25 результата, входы множнмого 26 и множителя 27 устройства.

Фиксаторы 4 и 6 множнмого и множителя, фиксаторы 14 состояния, разряды и-разрядных кольцевых реверсивных регистров 1 и 2, и-разрядных регистров 11 и 12 множимого и множителя, 2п-разрядного регистра 25 результата построены на двойных триггерах (RS или IK) .

В исходном состоянии и-разрядные кольцевые реверсивные регистры 3 и 5 и 2п-разрядный регистр 25 результата обнулены. Фиксатор 4 множймого, фиксатор б множителя, разряды и-разрядного регистра 11 множимого, разряды и-разрядного регистра 12 множителя и фиксаторы 14 состояния установле" ны в единичное состояние. 25

Допустим, что множимое и множитель В соответственно равны: находятся в единичном состоянии, то снимаемые с их инверсных выходов нулевые значения разрешают прохожде- 1 ние информации через первый 1 и вто" рой 2 элементы запрета и блокируют ее прохождение через первый 7 и второй 8 элементы И.

При подготовке устройства к работе единичный сигнал в i-м разряде кода записывается в и-й разряд первого и-разрядного кольцевого реверсивного регистра 1 и сбрасывает "0" в фиксатор 4 множимого.

В результате единичный сигнал с инверсного выхода фиксатора 4 множимого блокирует первый элемент 1 запрета и разрешает прохождение информации через первый элемент И 7. Так как код имеет одно единичное значение, то поступление остальных нулевых разрядов кода до сдвига его единичного значения в i-й разряд первого n"ðàçðÿäHîão кольцевого реверсивного регистра 1 не оказывает влияния на разряды и-разрядного регистра 1.1 множимого. Такую же функцию, но для множителя, выполняют второй элемент

2 запрета, второй элемент И 8 и фиксатор 6 множителя, который сбрасывается в нулевое состояние, когда единичный сигнал в j-м разряде кода записывается в и-йразряд второгоп-разрядного кольцевого реверсивного регистра 2. Таким образом, и управляющая информация, и разряды сомножителей поступают в устройство через одни и те же входы 26 и 27 множимого и множителя.

Запись единичной информации в разряд п-разрядного регистра 11 множимого или в разряд п-разрядного ре- гистра 12 множителя производится через вход установки в "0" данного разряда. В результате записанная информация фиксируется в данном разряде и снимается с инверсного выхода разряда, попдерживаясь на протяжении всего времени выполнения операции умножения над данной парой множимого А и множителя В.

Работа формирующих элементов И 13, фиксаторов 14 состояния и фиксирующих элементов И 15 заключается в формировании и одноразовом использовании для суммирования соответствующей данному формирующему элементу И 13 компоненты частичного произведения . Последующий сброс в "О" соответствующего

1654815

55

5 фиксатора 14 состояния после завершения суммирования сформированной: единичной компоненты частичного произведения блокирует фиксирующий элемент И 15, исключая его повторное суммирование. При этом не требуется сдвигов формируемых сумм частичных произведений.

Суммирование частичных произведений выполняется полусумматорами 19, сумматорами 20, 21 и 24 разрядов при помощи элементов ИЛИ 17, 18 и 23 первой, второй и третьей групп, четырех подключающих элементов ИЛИ 17 и первого и второго элементов ИЛИ 22.

При умножении с произвольных разрядов сомножителей в одном такте образуется не более двух частичных произведений с одним весом разрядов.

Первая группа элементов ИЛИ 17, 2п-5 сумматоров 20 разрядов и вторая группа элементов ИЛИ 18, 2п-7 сумматоров

21 разрядов исключают соответственно потерю разряда с единичным значением при одновременном формировании двух частичных произведений с одним весом разрядов формирующими элементами

И 13 соседних групп или формирующими элементами И 13 несоседних групп.

Обе возможные ситуации объединяются третьей группой элементов ИЛИ 23 и сумматорами 24 разрядов. После выполнения умножения над парой сомножителей А и В результат операции умножения находится в 2п-разрядном регист-35 ре 25 результата. Если умножение следующей пары сомножителей А и В выполняется с тех же разрядов 1 и j сомножителей, то перед поступлением разрядов сомножителей разряды п-pas40 рядных регистров 11 и 12 множимого и множителя и фиксаторы 14 состояния устанавливаются в единичное состояние, а разряды 2п-разрядного регистра

25 результата обнуляются (сигналы

45 установки не показаны) .

Если умножение следующей пары множимого А и множителя В необходимо выполнить с других разрядов i то необходимо повторить и тактов подготовки устройства к работе тре" буемых разрядов.

Рассмотрим работу устройства при прямом порядке поступления разрядов сомножителей.

В первом такте работы устройства на вход 26 множимого поступает значение,i-ro разряда множимого а;, ко6 торое записывается в i-й разряд и-разрядного р егистра 1 1 множим ого.

Одновременно на вход 27 множителя поступает значение j-го разряда мно1 жителя b> которое записывается в

j -й ра з ряд и-ра зряд ног о р егис тра 1 2 множит ечя .

Во втором такте работы устройства на вход 26 множимого поступает значение (i+1)-го разряда множимого а ° которое записывается в (n+ 1)-й разряд и-разрядного регистра 11 множимого, а на вход 27 множителя поступает значение (j-1)-го разряда множителя, которое записывается в (j+1)-й разряд и-разрядного регистра 12 множителя.

На выходе i-го фиксирующего элемента

И 15 j-й группы появляется значение первого частичного произведения а;b > которое суммируется с нулевым значе— нием суммы частичных произведений, и значение первой суммы частичных произведений помещается в 2п-разрядный регистр 25 результата.

В третьем такте работы устройства на вход 26 множимого поступает значение (i+2)-го разряда множимого а которое записывается в (i+2)-й разряд п-разрядного..регистра 11 множимого, а на вход 27 множителя поступает значение (j+2)-го разряда множителя, которое записывается в (j+2)-й разряд и-разрядного регистра 12 множителя. Одновременно на выходах i-го фиксирующего элемента И 15 (j+1)-й группы и (i+1)-х фиксирующих элементов И 15 j-й и (j+1)-й групп появляются сформированные компоненты второго частичного произведения а;Ь ° „ а;„Ъ, а; b „ которые суммируются со зйачением первого частичного произведения, и значение второй суммы частичных произведений помещается в

2п-разрядный регистр 25 результата.

Аналогично в и-м такте работы устройства на вход 26 множимого поступает значение (i-1)-го разряда множимог о а; „которое записывается в (i-1)-й разряд и-разрядного регистра

11 множимого, а на вход 27 множителя поступает, значение (j-1)-го разряда множителя Ъ „которое записывается в (j-1)-й разряд и-разрядного регистра 12 множителя. Одновременно на выходах соответствующих фиксирующих элементов И 25 групп появляются сформированные компоненты (n-1)-го частичного произведения

1654815

7 а |"

"|-гр н-| ")-г,р а а р nb1-гр a2.")-гр

° ° °;>b>-ãâ а; гЪ, а, гЬ1,,,...,а;гЬ„„ а гЬ|э а Ьар эа 2Ъ .Зр которые суммируются со значением (n-3) -й суммы частичных произведений, и значение (и-2)-й суммы частичных произведений помещается в 2п-разрядный регистр 25 результата.

В (и+1)-м такте работы устройства 10 I на выходах соответствующих фиксиРующнх элементов 25 групп появляются сформированные компоненты и-го. час,тичного произведения а Ь 1, а,,Ь р, ; ...,а„Ъ1 „а,Ь> g, агЪ1,...ра„ Ь »,р 15 а;,Ь; „а;,Ь;»„, а;,Ь;, а,,ь;,.„..., а; „Ъ|„а;. Ь |, а.„,Ьг ° ° . ° s81qbjy -которые суммируются со значением (й-2) -й l суммы частичных произведений, Й значение результата операции умножения пер"20 вой пары сомножителей А и В помещается в 2п-разрядный регистр 25 результата. Для умножения следующей пары

Сомножителей А и В с тех же разрядов

Достаточно установить в единичное состояние разряды п-разрядного petHcTpa I1 множимого, и-разрядного

Регистра 12 множителя, фиксаторы 14

Состояния и обнулить 2п-разрядный регистр результата» 30

Дпя выполнения умножения .с других

Разрядов сомножителей А и В необходимо повторить п тактов подготовки устРойства к работе с требуемых разрядов сомножитепей, А и В. 35

Рассмотрим работу устройства при обратном порядке поступления раэря" дов сомножителей.

В первом такте работы устройства . в 1,-й разряд и-разрядного регистра 40

11 множимого записано значение i-го

Разряда множимого а,, а в j-й разряд,, и-разрядного регистра 12 множителя -

Значение j-ro РазРЯда множителЯ Ьаа

Во втором такте работы устройства 45 на вход 26 .множителя поступает значение (i-.1)-го разряда множимого а, „,1 которое записывается в (i-1)-й разряд и-разрядного регистра 1.1 множимого, а на вход 27 множителя поступает значение (j-1)-ro разряда множителя

Ь „которое записывается в (j-1)-й разряд и-разрядного регистра 12 множителя. Одновременно на выходе iso фиксирующего элемента И 15 j O груп55 пы появляется сформированное значение первого частичного произведения а;Ь которое после суммирования с нулевым значением суммы частичных произведений в качестве первой суммы частичньм произведений записывается в 2празрядный регистр 25 результата.

В третьем такте работы устройства на вход 26 множимого поступает значение (i-2)-ro разряда множимого а» которое записываетея в (i-2)-й разряд и-разрядного регистра 11 множимого, а на вход 27 множителя поступает значение (j-2)-го разряда множителя Ь г, которое записывается в (j-2 -й рааряд и-раарядяого регистра

12 множителя. Одновременно на вьмодах i-го фиксирующего элемента И 15 (j-1)-й группы и (i-1) х фиксирующих элементов И 15 j-й и (i-1)-й групп появляются сформированные компоненты второго частичного произведения

a, b „. а,,Ъ, а;»,Ь «„ которые суммируются со зйачением йервой суммы частичных произведений, и полученное значение второй суммы частичных произведений записывается в 2п-разрядный регистр 25 результата.

Аналогично в п-м такте работы устройства на вход 26 множнмого поступает значение (1+1) го разряда множимого à, <, которое записывается в (i+1)-й разряд и-разрядного регистра 11 множимого, а на вход 27 множителя поступает значение (j+1)-ro разряда множимого Ъ1+1, которое записывается в (j+1)-й разряд и-разрядного регистра 12 множителя.

Одновременно на выходах соответствующих фиксирующих элементов И 25 групп появляются сформированные компоненты (и-1)-го частичного произведения а,", Ь +, а;,Ь,..., азЬ,а, Ь1+, а||Ь1ф р ° ° ° р а |ат, Ь1 |яа a,+ b р а Ь1|р I а, <Ьг,, а, +,b<, а;+ Ь„,...,а,,гЬ.|.3р которые суммируются со значениями (n-3)-й суммы частичных произведений, и значение {n 2)-й суммы частичных произведений помещается в 2п-разрядный регистр 25 результата.

В (п+1)-м такте работы устройства на выходах соответствующих фиксирую- . щих элементов 25 групп появляются сформированные компоненты и-го частичного произведения а;Ь „а; |Ь +„.

° ° ., гЬ,,.|, а|Ь 4.|, а|1Ь +|,...,а;йгЬй+„. ай,Ь |, а; |Ь, а;+,Ь „..., а;|.,Ъ р а,,Ь,, а;+|b„...,à1„b>+, котоРые суммируются со значением (n-2)-й суммы частичных произведений, и значения результата операции умножения сомножителей А и В записйэаются в

2п-разрядный регистр 25 результата. I 654815

Для умножения с тех же разрядов сле-, I дующей пары сомножителей А и В разряды п-разрядных регистров 11 и 12 множимого и множителя и фиксаторы 14 состояния устанавливаются в единичное 5 состояние, а разряды 2п-разрядного регистра 25 результата обнуляются.

Рассмотрим работу устройства при прямом порядке поступления разрядов . множимого А и обратном порядке поступления разрядов множителя В, В первом такте работы устройства в i-й разряд и-разрядного регистра 11 множимого записано значение 1. го раз15 ряда множим ого а,, а в j-й разряд и-разрядного регистра 12 множителя значение j-го разряда множителя Ь .

Во втором такте работы устройства на вход 26 множимого поступает зна20 чение (i+1)-го разряда множимого

a;+<, которое записывается в (i+1)-й разряд и-разрядного регистра 11 множимого, а ка вход 27 множителя поступает значение (j-1)-го разряда множи- 25 теля b> которое записывается в (j-1) и разряд и-разрядного регистра

12 множителя. Одновременно íà выходе

i-г о фиксирующего элемента И 15 j -й группы появляется сформированное зна- 3О чение первого частичного произведения а. Ь которое после суммирования с нуЭ левым значением суммы частичных произведений в виде первой суммы частичных произведений записывается в 2п35 разрядный регистр 25 результата.

В третьем такте работы устройства на вход множимого поступает значение (i+2)-ro разряда множимого а, которое за:плсывается в (i+2) -й разряд и-разрядного регистра 1 1 множимого, а на вход 27 множителя поступает значение (j-2)-го разряда множителя Ь <1 которое записывается в (j-2)-й раз" ряд и-разрядного регистра 12 множите- „ ля. Одновременно на выходах i-ro фиксирующегоо элемента И 15 (j -1) -й и

j-й групп появляются сформированные компоненты второго частичного произведения а;Ь «„а;,Ь „, а,„.,Ь, которые сумьяруются со значением первого частичного произведения, и значение второй суммы частичных произведений записывается в 2п-разрядный регистр

25 результата.

Аналогично в и-м тахте работы уст- ройства на вход 26 мно>кимого поступает значение (х.-1)-го разряда множнмого a;, которое записывается в

{i-1)-й разряд и-разрядного регистра

11 множимого, а на вход 27 множителя поступает значение (j+ I) ãо разряда множителя Ь, которое записывается в (j+1)-й разряд и-разрядного регистра 12 множителя. Одновременно на выходах соответствующих фиксирующих . элементов 25 групп появляются сформированные компоненты {n-1) -го частичного произведения а Ь >, а;„,Ь а ЪМ a(bj+g+ а. Ьрг, а; b+2 а «Ь, ...,a b» которые суммируются со значенйем (и-3)-й суммы частичных произведений, и значение (n-2)-й суммы частичных произведений помещается в 2п-разрядный регистр 25 результата.

В (n+1) -м такте работы устройства на выходах соответствующих фиксируюалх элементов 25 групп появляются сформированные компоненты и-го частичного произведения à b> <, а;,Ь +<, l > °

I а Ь a, -„Ь,+1, суммируются со значейием (n-2)-й суммы частичных произведений, и значение результата операции умножения первой ары сомножителей А и В помещается в 2п-разрядный регистр 25 результ tTa. Перед умножением с тех же разрядов i u j следующей пары сомножите«лей А и В нужно установить в единичное состояние разряды и-разрядных регистров 11 и 12 множимого и множи-. теля и фиксаторы 14 состояния, а разряды 2п-разрядного регистра 25 результата нужно установить в нулевое состояние (сигналы установки не показаны).

Формула изобр ет ения

Устройство для умножения, содер>кащее п-разрядные регистры множимого и множителя (и — разрядность сомножителей), первую и вторую группы из и и п-1 элементов И соответственно, два полусумматора, первую группу из 2п-4 сумматоров разряда и 2п-разрядный регистр результата, вход 1-ro разряда которого соединен соответственно с выходом суммы сумматора 1-го разряда (1 = 3,4„...,2n-3);, выход переноса которого соединен соответственно с первым входом сумматора (1-1)-го pasряда, о т л и ч а ю щ е е с я тем, 11 1б 54815 12 что, с целью расширения функциональ- ный выход которого соединен с инверсных возможностей за счет выполнения ным входом второго элемента запрета операции умножения при вводе п-раз- и вторым входом второго элемента И, рядного множимого и п-разрядного мно- инверсный выход i-го разряда и-разяитепя с произвольных 1.-х разрядов 5 рядного регистра множимого соединен (i = 1,...,n), введены два и-разряд- соответственно с первым входом i-го ных кольцевых реверсивных регистра, - фиксирующего элемента И j-й группы два элемента запрета, фиксаторы мно- (j = 1,2,...,n), вторые входы i-x жимого и множителя, два элемента И, формирующих элементов И в каждой груподин элемент И в вторую группу элемен" 0 пе объединены и соединены соответсттов И, п групп из п формирующих эле- венно с инверсным выходом i-го разментов И, п групп из Q фиксаторов сос- ряда п-разрядного регистра множителя, тояния, и групп из и фиксирующих эле- выход i ãî формирующего элемента И ментов И, п групп из п фиксаторов j-й группы соединен соответственно с состояния, три группы из 4п-14, 4п-14 15 первым входом i-ro фиксирующего элеи 4п-10 элементов ИЛИ„соответственно мента И j-й группы и входом установчетыре подключающих элемента HJIN>-че- ки в "0" i-го фиксатора состояния тыре полусумматора, вторую и третью j-й группы, прямой выход которого со" . группы из 2п-5 и 2п-7 сумматоров раз- единен соответственно с вторым вхоряда соответственно и два элемента 20 дом х-го фиксирующего элемента И j-й

ИЛИ, выходы которых соединены соответ- группы, выход первого фиксирующего ственно с входами первого и 2п-го элемента И первой группы соединен с разрядов 2п-разрядного регистра ре- первым входом первого полусумматора, зультата, выходы которых соединены второй вход которого соединен с выс первыми входами соответственно пер- ходом второго разряда 2п-разрядного вого и второго элементов ИЛИ, вход регистра результата, вход второго множимого устройства соединен с пря- разряда которого соединен с выходом мым входом первого элемента запрета и суммы сумматора второго. разряда первым входом первого элемента И, вто" первой группы, выход переноса которо» рой вход которого соединен с инверс- 30 го соединен с вторым входом первого ным выходом фиксатора множимого и элемента ИЛИ, третий вход которого инверсным входом первого элемента соединен с выходом переноса первого запрета, выход которого соединен с полусумматора, выход суммы которого входомустановки в "0" фиксатора мно- соединен с вторым входом сумматора жимого и входом и-го разряда первого 35 второго разряда первой группы, выи-разрядного кольцевого реверсивного ходы второго фиксирующего элемента регистра,. выход i-го разряда которого 1 И.первой группы и второго фиксируюсоединен соответственно с первыМ вхо- .. щего элемента И второй грУппы соеди- дом i-ro элемента И первой группы, вы" иены соответственно с первым и втоход первого элемента И соединен с щ Рым входами сумматора третьего разряобьединенньпы вторыми входами элемен-, да втоРой группы, третий вход которотов И первой группы, выходы которых: ro соединен с выходом третьего разрясоединены с входаьи установки в "0" да 2п-Разрядного результата, выход соответствующих разрядов п-разряд- третьего фиксирующего элемента И перного регистра множимого, вход множи- 45 вои группы соединен с первыми входа". теля устройства соединен с прямым ми первого и второго подключающих входом второго элемента запрета и элементов KIH, вторые входы которых первым входом второго элемента И, соединены соответственно с выходами

1 выход которого соединен с первым вхо-. первого фиксирующего элемента H третьдом i-го элемента И второй группы, 50.ей группы и второго фиксирующего элевыход которого соединен с входом ус-- мента И второй группы, а выходы - с тановки в "0" соответственно i ro первыми входами соответственно второразряда п-разрядного регистра множи- r« третьего полусумматоров выхоД теля, а второй вход — c выходом i-го (Р-Й) го фиксирующего элемента И d-й разряда второго кольцевого реверсив- группы (Р-Разряд Результата, р = 5,6, ного регистра, вход и-го разряда ко- ° ° ° т2п-3> d = 1,3,5,...,и-1) соединен торого соединен с выходом второго соответственно с входом (р-4)-ro неэлемента запрета и выходом установки четного элемента ИЛИ первой группы, в "0" фиксатора множителя, инверс- выход которого соединен соответствен1654815 но с первым вхоцом сумматора р-го разряда второй группы, выход (р-q)-ro фиксирующего элемента И q-й группы (q = 2,4,6, ...,n) соединен соответственно с входом (р-4)-го четного элемента ИЛИ первой группы, выход которого соединен соответственно с вторым входом сумматора р-ro разряда второй группы, выход (р-h)-ro фикси- рующего элемента И h-й группы (h =

1,2,...) i, i + 1, i + 4, i + 5, и — 3, и — 2) соединен соответственно с входом (р-4)-го нечетного элемента ИЛИ второй группы, выход кото15 рого соединен с первым входом сумматора р-го разряда третьей группы, выход (р-f)-го фиксирующего элемента И

f-й группы (f = 3,4,7,8,..., i — 2, i 1 i + 2 i + 3,..., и - 1, n)

У

20 соединен соответственно с входом (р-4)-ro четного элемента ИЛИ второй группы, выход которого соединен соответственно с вторым входом сумматора р-ro разряда третьей группы, выход и-го фиксирующего элемента И (п-2)-й группы соединен с первыми входами третьего и четвертого подключающих элементов ИЛИ, вторые входы которых соединены соответственно с выходами (п-2)-ro фиксирующего элемента И п-й группы и (и-1)-го фиксирующего элемента И (n-1)-й группы, а выходы — с первыми входами четвертого и пятого попусумматоров, выходы и-го фиксирующего элемента И (n-1)-й 35 группы и (n-1)-го фиксирующего элемента И п-й группы соединены соответственно с первым и вторым входами сумматора (2п-1)-го разряда второй группы, выход суммы которого соединен 40 с входом (2n-1)-ro разряда 2ц-разрядного регистра результата, выход (2n-1)-го разряда которого соединен с третьим входом сумматора (2n-1)-ro разряда второй группы, выход перено«

45 са которого соединен с первым входом шестого полусумматора, выход которого соединен с входом (2n-2)-го разряда

2п-разрядного регистра результата, выход и-го фиксирующего элемента И

50 и-й группы соединен с вторым входом второго элемента ИЛИ, третий вход сумматора второго разряда первой группы соединен с выходом переноса сумматора третьего разряда второй группы, выход суммы которого соединен с вторым входом сумматора третьего разряда первой группы, выход р-го разряда 2п-разрядного регистра результата соединен соответственно с третьими входами сумматоров р-х разрядов второй и третьей групп, выходы переносов второго и третьего полусумматоров соединены соответственно с первым и вторым входами первого элемента ИЛИ третьей группы, выход которого соединен с третьим входом сумматора третьего разряда первой группы, выходы суммы второго и третьего полусумматоров соединены соответственно с первым и вторым входами второго элемента ИЛИ третьей группы, выход которого соединен с вторым входом сумматора четвертого разряда первой группы, выходы переноса сумматора р-х разрядов второй и третьей групп соединены соответственно с первым и вторым входами (р-3)-го нечетного элемента ИЛИ третьей группы, первый и второй входы (р-3)-го четного элемента ИЛИ третьей группы соединены соответственно с выходами суммы сумматоров р-х разрядов второй и третьей групп, выходы (р-3)-х нечетных и четных элементов ИЛИ третьей группы соединены соответственно с вторым входом сумматора (р-1)-го разряда первой группы и третьим входом сумматора р-го разряда первой группы, выходы переносов четвертого и пятого полусумматоров соединены соответственно с первым и вторым вхадами (4п-11)-го элемента ИЛИ третьей группы, выход которого соецинен с третьим входом сумматора (2n-3)-ro разряда первой группы, выходы суммы четвертого и пятого полусумматоров соединены соответственно с первым и вторым входами (4n-10)-го элемента

ИЛИ третьей группы, выход которого соединен с вторым входом шестого полусумматора, выходы четвертого и (2п-2)-го разрядов 2п-разрядного регистра результата соединены соответственно с вторыми входами второго, третьего, четвертого и пятого полусумматоров, выход р-го разряда 2празрядного регистра результата соеди- нен соответственно с третьими входами сумматоров р-х разрядов второй и третьей групп.

1654815