Преобразователь перемещения в код

Преобразователь перемещения в код

Иллюстрации

Показать все

Реферат

 

Изобретение относится к автоматике и вычислительной технике и может быть использовано для связи аналоговых источников информации с цифровым вычислительным устройством. С целью повышения точности путем дополнительной коррекции неортогональности фаз и выравнивания амплитуд сигналов в преобразователь , содержащий синусно-косинусный датчик (СКД) перемещений, три аналого-цифровых преобразователя, три аналоговых вычитателя, два формирователя максимальных кодов, два формирователя минимальных кодов, три сумматора, два цифроаналоговых преобразователя, усилитель , интерполятор, генератор импульсов, блок управления, введены четвертый сумматор , аналоговый сумматор, четвертый аналого-цифровой преобразователь, третий и четвертый формирователи максимальных кодов и три усилителя. В преобразователе измеряют постоянные и переменные составляющие выходных сигналов СКД. выравнивают амплитуды переменных составляющих синусных и косинусных сигналов , путем взаимного суммирования и вычитания этих сигналов компенсируют неортогональность и дополнительно выравнивают амплитуды синусно-косинусных сигналов . 3 з. п. ф-лы, 5 ил. ё

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (5!)5 Н 03 M 1/28

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

В (21) 4700089/24 (22) 01.06.89 (46) 15,06.91. Бюл. М 22 (71) Московский институт радиотехники, электроники и автоматики (72) M. А. Габидулин и И. Д. Лейбович (53) 681.325(088.8) (56) Преснухин Л. Н. и др. Фотоэлектрические преобразователи информации. М.: Машиностроение, 1974, с. 199, рис. 103.

Авторское свидетельство СССР

N238245,,кл. Н 03 M 1/28, 1967. (54) ПРЕОБРАЗОВАТЕЛЬ ПЕРЕМЕЩЕНИЯ

В КОД (57) Изобретение относится к автоматике и вычислительной технике и может быть использовано для связи аналоговых источников информации с цифровым вычислительным устройством, С целью повышения точности путем дополнительной коррекции неортогональности фаз и выравнивания амплитуд сигналов в преобразоваИзобретение относится к автоматике и может быть использовано для связи аналоговых источников информации с цифровым вычислительным устройством.

Целью изобретения является повышение точности преобразователя путем дополнительной коррекции неортогональности фаз и выравнивания амлитуд сигналов.

На фиг. 1 изображена структурная схема преобразователя; на фиг. 2 — структурная схема формирователя максимальных кодов; на фиг. 3 — структурная схема формирователя минимальных кодов; на фиг. 4 — структур„„Я „„1656682 А1 тель, содержащий синусно-косинусный датчик (СКД) перемещений, три аналого-цифровых преобразователя, три аналоговых вычитателя, два формирователя максимальных кодов, два формирователя минимальных кодов, три сумматора, два цифроаналоговых преобразователя, усилитель, интерполятор, генератор импульсов, блок управления, введены четвертый сумматор, аналоговый сумматор, четвертый аналого-цифровой преобразователь, третий и четвертый формирователи максимальных кодов и три усилителя. В преобразователе измеряют постоянные и переменные составляющие выходных сигналов СКД, выравнивают амплитуды переменных составляющих- синусных и косинусных сигналов, путем взаимного суммирования и вычитания этих сигналов компенсируют неортогональность и дополнительно выравнивают амплитуды синусно-косинусных сигналов. 3 з. и. ф-лы, 5 ил. ная схема блока управления; на фиг, 5 — 0 временные диаграммы блока управления., 00

Преобразователь перемещения в код 3 (фиг. 1) содержит синусно-косинусный датчик (СКД) 1 перемещения, аналого-цифровые преобразователи (АЦП) 2 и 3, аналоговые вычитатели 4 и 5, блок 6 управления, формирователь 7 максимальных кодов, формирователь 8 минимальных кодов. сумматор 9, цифроанаголовый преобразова ель (ЦАП) 10, формирователь 11 максимальных кодов, формирователь 12 минимальных кодов, сумматор 13, цифроа1656682 налоговый преобразователь (ЦАП) 14, усилитель 15, аналоговый вычитатель 16, АЦП

17, сумматоры 18 и 19, усилитель 20, аналоговый сумматор 21, АЦП 22, усилители 23 и

24, формирователи 25 и 26 максимальных кодов, интерполятор 27, генератор 28 импульсов.

Формирователи 7, 11, 25 и 26 максимальных кодов (фиг. 2) содержат цифровой компаратор 29, элемент И 30, регистры 31 и

32. Формирователи 8 и 12 минимальных кодов (фиг. 3) содержат цифровой компаратор

ЗЗ, элемент И 34, регистры 35 и 36. Блок 6 управления (фиг. 4) содержит компараторы

37 и 38, регистр 39, элементы И 40 и 41, триггер 42, коммутатор 43.

Преобразователь работает следующим образом.

Синусно-косинусный датчик 1 перемещения вырабатывает на своих первом и втором выходах сигналы Us u Uc (фиг. 5):

Us = Uso + Оае SI11 (111 + 2 )

Us = Uco + Ucm СОВ (111 — 2 ), где Uso, Ucp — парээитные постоянные составляющие сигналов Us, Ос соответственно:

Usm, Ucm — амплитуды переменных составляющих сигналов Us. Uc соответственно;

hp — величина неортогональности фаэ (неквадратурности) сигналов Us и Uc, ф — пространственная фаза сигналов, пропорциональная величине перемещения

Х.

Сигналы Us и Ос непрерывно циклически преобразуются в коды N1 и N2 с помощью АЦП 2 и 3 соответственно, выполненных, например, на основе микросхемы К572ПВ1. Полученные коды N1 и N2, сопровождаемые стробирующими сигналами готовности информации С1 и С2, поступают на входы формирователей 7, 8, 11 и 12 соответственно. Формирователи7 и 8опреДЕЛЯЮт СООтевтСтВЕМНО МаКСИМУМ ймакс1 И

МИНИМУМ ймин КОДа N1 В ПРЕДЕЛак ТЕКУЩЕГО периода выходных синусных сигналов СКД

1 (т. е. в пределах полюсного деления модулирующего элемента СКД 1). Аналогично формирователи 11 и 12 формируют коды ймакс2 И ймин2 В ПрЕдЕЛаХ тЕКущЕГО ПЕрИОда выходных косинусных сигналов СКД 1. Сумматоры 9 и 18 формируют соответственно

СУММУ йп1 И раэмоСтЬ йа1 ВЫХОДНЫХ КОДОВ формирователей 7 и 8 йо 1ймакс1+ймин1

Nal Nìàsc1 ймин1.

Полученные коды пропорциональны соответственно постоянной составляющей и амплитуде сигнала Us, Аналогично сумматоры 13 и 19 форми5 руют сумму и разность вида йп2 ймакс2+ймин2, йа2=ймакс2 ймин2

Коды Nn1 и Nn2 подаются на входы ЦАП

10 и 14, которые формируют сигналы, про10 порционэльные составляющим Uso u Uco соответственно.

На выходах аналоговых вычитателей 4 и

5 формируются сигналы Us и Ос соответственно. освобожденные от паразитных по15 стоянных составляющих и имеющие вид

Us = Usm SIA (P + );

О =О cos(р — ®).

20 Полученные сигналы подаются на входы усилителей 20 и 15 соответственно. Каждый усилитель имеет коэффициент усиления, обратно пропорциональный коду, подаваемому на управляющий вход, и мо25 жет быть выполнен, например, на операционном усилителе с перемножающим ЦАП в цепи отрицательной обратной связи. Выходные сигналы Us и Ос усилителей 20 и 15 имеют вид

30 О;«К„„(,,+Ф).

Uc =Кcos(ф — +), 2 где K — постоянный коэффициент, определя35 емый параметрами усилителя.

Таким образом, на выходах усилителей

20 и 15 сформированы сигналы равной амплитуды и без паразитной постоянной составляющей. Эти сигналы поступают на

40 сумматор 21 и вычитатель 16, на выходах которых формируются сигналы вида а» а Л .

Us = Usm SIA (ф + — );

4 а а X

45 О = Ucm cos (у+ — ), 4 а Ью л где Usm = 2K sin (+ — ) — амплитуда

2 4 сигнала Us, а Аю л

50 Оса = 2К cos (+ — ) — амплитуда

2 4 сигнала Uc*.

Следовательно, на Выходах сумматора

21 и вычитателя 16 получены сигналы с устраненной неортогональмостью фаз. однако при этом вновь возникло неравенство амплитуд. С целью его устранения сигналы Uc и Uc подаются на входы АЦП 22 и 17 соответственно, Полученные коды Ng и N4, сопровождаемые стробирующими сигналами

1656682 готовности информации Сз и С4, поступают на входы формирователей 25 и 26, опредеЛЯЮЩИЕ СООТВЕТСТВЕННО МЭКСИмум Ммаксз кодЭ N3 и макСимум 1Чмакс4 кодэ N4, Данные коды, пропорциональные амплитудам сигналов, управляют коэффициентами усиления усилителей 23 и 24, на выходах которых формируются сигналы

U.k — гК sin (р+ — ), Л .

Ос =2Kcos (p+ — )

Л

4 постоянной и равной амплитуды без паразитных постоянных составляющих и с устраненной неортогональностью . фаз.

Постоянная фазовая добавка величинойл 4 не приводит к возникновению погрешности нелинейности, а лишь смещает всю характеристику преобразования и при необходимости легко может быть устранена, Сигналы U>p и U

В преобразователе коррекция выполняется заново для каждого полностью пройденного периода сигналов СКД 1. С этой целью блок 6 управления формирует сигнал

Е в виде короткого импульса по окончании каждого полностью пройденного периода, Генератор 28 импульсов осуществляет тактирование всех АЦП и блока 6 управления, Работу формирователей 7, 11, 25 и 26 максимальных кодов (фиг. 2) рассмотрим на примере формирователя 7, определяющего кОД 4макс1. С приходом ОчереДного импульса Е, обозначающего начало нового периода, регистр 31 сбрасывается в начальное состояние (при этом на его выходе устанавливается код 100...0, равный коду N1 при

Оа=0). Далее выходной код регистра 31 (его старший разряд снимается с инверсного выхода) постоянно сравнивается с выходным кодом Nt АЦП 2. Если код М1 превышает значение кода, записанного в регистре

31, то на выходе цифрового компаратора 29 устанавливается высокий логический уровень, разрешающий прохождение импульса

С1 через элемент И 30 на стробирующий вход регистра 31, в который и записывается новое текущее значение максимума. По началу следующего периода (т. е. при перемещении модулирующего элемента СКД 1 на одно полюсное деление) вырабатывается

55 очередной импульс Е, по переднему фронту

КОТОРОГО КОД МЭКСИМУМЭ Ймакс1 ПРЕДЫДУЩЕ го периода переписывается в регистр 32, где будет храниться неизменным в течение следующего периода. По этому же импульсу

Е регистр 31 вновь сбрасывается в начальное состояние и формирователь 7 готов к новому периоду формирования максимального кода.

Работу формирователей 8 и 12 минимальных кодов(фиг. 3) рассмотрим на примере формирователя 8, который работает аналогично формирователю 7 с той лишь разницей, что цифровой компаратор 33 выдает сигнал высокого логического уровня, разрешающий прохождение импульса С1 через элемент И 34, если входной код N> меньше записанного в регистре 35, а код

NMgq1 из регистра 36 выдается на выход формирователя 8 как в прямом, так и в инверсном коде для осуществления операции вычитания на сумматоре 18.

Блок 6 управления (фиг. 4) работает следующим образом.

Компараторы 37 и 38 преобразуют сигналы Us и Ос путем их сравнения с нулевым потенциалом в логические сигналы U

U

На выходе элемента И 40 формируются импульсы U„1 при окончании каждого периода сигнала U> в процессе увеличения перемещения Х. На выходе элемента И 41 формируются импульсы U в процессе уменьшения Х. Знак направления перемещения фиксируется триггером 42 (сигнал U> на фиг. 5), который управляет коммутатором

43, объединяющим на своем выходе Е сигналы U<> и Ои2. Управление коммутатором

43 осуществляется с задержкой, вносимой элементом 44 (сигнал Urz на фиг. 5), Задержка управления нужна для исключения иэ выходной последовательности Е первого выходного импульса элемента 40 и 41 после смены направления перемещения. Исключение импульса необходимо, поскольку период, на котором произошел реверс, был пройден не полностью и не должен быть отмечен импульсом Е.

Благодаря использованию регистра 39 формирование сигнала Е привязано к одним фронтам тактовой последовательности генератора 28, при этом изменение инфор1656682 мации и выходных стробирующих сигналов

АЦП привязано к другим фронтам тактовой последовательности, Этим обеспечивается исключение "гонок" в формирователях максимальных и минимальных кодов, Предлагаемый преобразователь имеет повышенную точность благодаря компенсации погрешностей, вызванных неортогональностью фаэ и неравенством амлитуд выходных сигналов СКД 1, Формула изобретения

1, Преобразователь перемещения в код, содержащий синусно-косинусный датчик перемещения, первый выход которого соединен с информационным входом первого аналого-цифрового преобразователя, прямым входом первого аналогового вычитателя и первым входом блока управления, а второй выход соединен с информационным входом второго аналого-цифрового преобразователя, прямым входом второго аналогового вычитателя и вторым входом блока управления, группа выходов первого аналого-цифрового преобразователя соединена с информационными входами первых формирователей максимальных и минимальных кодов, первые управляющие входы которых подключены к управляющему выходу первого аналого-цифрового преобразователя, выходы первого формирователя максимальных кодов и прямые выходы первого формирователя минимальных кодов соединены с входами первого сумматора, выходы которого через первый цифроаналоговый преобразователь соединены с инверсным входом первого аналогового вычитателя, выход которого соединен с информационным входом первого усилителя, группа выходов второго аналого-цифрового преобразователя соединена с информационными входами вторых формирователей максимального и минимального кодов, первые управляющие входы которых подключены к управляющему выходу второго аналого-цифрового преобразователя, выходы второго формирователя максимальных кодов соединены с первыми группами входов второго и третьего сумматоров, прямые и инверсные выходы второго формирователя минимальных кодов соединены с вторыми группами входов второго и третьего сумматоров соответственно, выходы второго сумматора через второй цифроаналоговый преобразователь соединены с инверсным входом второго аналогового вычитателя, выход первого усилителя соединен с инверсным входом третьего аналогового вычитателя, выход которого соединен с информационным входом третьего аналогоцифрового преобразователя, генератор

55 управляющими входами третьего и четвертого формирователей максимальных кодов.

2, Преобразователь по и. 1, о т л и ч а юшийся тем, что формирователь максимальных кодов содержит цифровой компаратор, первый и второй регистры. элемент И, пер10

50 импульсов, выход которого соединен с третьим входом блока управления и тактовыми входами первого, второго и третьего аналого-цифровых преобразователей, выход блока управления соединен с вторыми управляющими входами первых и вторых формирователей максимального и минимального кодов, интерполятор, о т л и ч а юшийся тем, что, с целью повышения точности преобразователя, в него введены четвертый сумматор, аналоговый сумматор, четвертый аналого-цифровой преобразователь, третий и четвертый формирователи максимального кода, второй, третий и четвертый усилители, прямые выходы первого формирователя максимальных кодов и инверсные выходы первого формирователя минимальных кодов соединены соответственно с первой и второй группой входов четвертого сумматора, выходы которого соединены с управляющими входами первого усилителя, выход второго аналогового вычитателя и выходы третьего сумматора соединены соответственно с информационным и управляющими входами второго усилителя, выход которого соединен с прямым входом третьего аналогового вычитателя и первым входом аналогового сумматора, второй вход которого подключен к выходу первого усилителя, выход аналогового сумматора соединен с информационными входами третьего усилителя и четвертого аналогоцифрового преобразователя, группа выходов и управляющий выход которого соединены соответственно с группой входов и первым управляющим входом третьеro формирователя максимальных кодов, вь ходы которого соединены с управляющими входами третьего усилителя, группа выходов и управляющий выход третьего аналого-цифрового преобразователя соединены соответственно с группой входов и первым управляющим входом четвертого формирователя максимальных кодов, выходы которого соединены с управляющими входами четвертого усилителя, информационный вход четвертого усилителя подключен к выходу третьего аналогового вычитателя, выходы третьего и четвертого усилителей соединены с входами интерполятора, выход генератора импульсов соединен с тактовым входом четвертого аналого-цифрового преобразователя, а выход блока управления соединен с вторыми

16565В2

10 вая группа входов цифрового компаратора является информационными входами формироватег я максимальных кодов и соединена с информационными входами первого регистра, выходы которого соединены с информационными входами второго регистра и второй группой входов цифрового компаратора, выход цифрового компаратора соединен с одним входом элемента И, другой вход которого является первым управляющим входом формирователя максимальных кодов, а выход соединен с тактовым входом первого регистра, установочный вход первого регистра соединен с тактовым входом второго регистра и является вторым управляющим входом формирователя максимальных кодов, прямыми выходами которого являются выходы второго регистра, 3. Преобразователь по и. 1, о т л и ч а юшийся тем, что формирователь минимальных кодов содержит цифровой компаратор, первый и второй регистры, элемент И, выходы первого регистра соединены с информационными входами второго регистра и первой группой входов цифрового компаратора, вторая группа входов которого является информационными входами формирователя минимальных кодов и соединена с информационными входами первого регистра, выход цифрового компаратора соединен с одним входом элемента И, другой вход которого является первым управляющим входом формирователя минимальных кодов, а выход соединен с тактовым входом первого регистра, установочный вход первого регистра соединен с тактовым входом второго регистра и является вторым управляющим входом формирователя минимальных кодов, прямыми и

5 инверсными выходами которого являются соответствующие выходы второго регистра.

4. Преобразователь по п. 1, о т л и ч а ющи и с я тем, что блок управления содержит первый и второй компараторы, регистр, пер10 вый и второй элементы И, триггер, коммутатор и элемент задержки, первые входы первого и второго компараторов являются соответственно первым и вторым входами блока управления, вторые входы первого и

15 второго компараторов подключены к общей шине, а выходы первого и второго компараторов соединены с соответствующими информационными входами регистра, тактовый вход которого является третьим

20 входом блока управления, выход первого разряда регистра соединен с прямым динамическим входом первого элемента И и инверсным динамическим входом второго элемента И, выход второго разряда регист25 ра соединен с управляющими входами первого и второго элементов И. выходы первого и второго элементов И соединены с соответствующими входами триггера. выход которого через элемент задержки соединен с

30 управляющим входом коммутатора, первый и второй информационные входы коммутатора соединены с выходами соответственно второго и первого элементов И. а выход коммутатора является выходом блока уп35 равления.

1656682

Фиг.2

Фиг.З

Фиг.4

1656682

Фкг.5

Составитель А.Смирнов

Техред М.Моргентал Корректор О.Кундрик

Редактор Е.Копчэ

Производственно-издательский комбинат "Патент", r. Ужгород, ул.Гагарина, 101

Заказ 2057 Тираж 470 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035. Москва, Ж-35, Раушская наб., 4/5