Устройство для обучения основам вычислительной техники

Устройство для обучения основам вычислительной техники

Иллюстрации

Показать все

Реферат

 

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (я >з G 09 В 23/18

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР. .. 0В :н - И 1, =,,ЛИ

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4686120/24 (22) 03.05.89 (46) 23.06.91. Бюл. N 23 (72) В.А.Несмелое, В.И.Назин, С,Ф.Тюрин и

В.А.Харитонов (53) 681,3.071 (088.8) (56) Авторское свидетельство СССР

М 1564682, кл. G 09 В 23/18, 1988. (54) УСТРОЙСТВО ДЛЯ ОБУЧЕНИЯ ОСНОВАМ ВЫЧИСЛИТЕЛЬНОЙ ТЕХНИКИ (57) Изобретение относится к учебно-лабораторному оборудованию и может быть использовано в учебном процессе, а также в конструкторских бюродля моделирования и отладки дискретных устройств, построенных на интегральных микросхемах, Устройство позволяет расйирить дидактические возможности и сократить затраты времени на контроль качества синтезированного логического преобразователя путем введения новой дисциплины автоматической идентификации гоночных ситуаций. Устройство содержит пульт 1 оператора, блок 2 предъявления инфбрмации (внешних входных сигналов), коммутатор 3, наборное поле

„„59ÄÄ 1658197 А1

4, логические элементы 5, блоки 6 памяти и блоки 7 контроля гонок логического преобразователя. Пульт 1 содержит генератор 8 одиночных импульсов, генераторы 9, 10(непрерывной последовательности импульсов). генератор 11 (нуля), переключатель 12, элементы И 13, 14, узел 15 звуковой сигнализации, коммутатор 16, элемент ИЛИ 17, триггер 18, управляющую клавиатуру 19, регистр 20 и блок 21 контроля гонок элементов памяти. Блок 21 содержит коммутатор 22, группу элементов 23 сложения по модулю два, индикатор 24, узел 25 постоянной памяти, переключатель 26, триггер 27 и индикатор 28. Логический элемент 5 содержит коммутатор 29, логический узел 30, индикатор 31 и коммутатор 32. Блок 6 содержит коммутатор 33, элемент 34 памяти, коммутатор 35, индикаторы 36, 37 и узел 38 прогнозирования. Узел 38 содержит инвертор 39, элементы И 40, 41 и элемент ИЛИ 42. Индикаторы 36, 37 конструктивно объединены в узел 43 индикации, а элементы 23 в сумматор 44. Блок 7 содержит коммутаторы 45, 46, 1658197

Изобретение относится к учебно-лабораторному оборудованию и может быть использовано в учебном процессе, а также в конструкторских бюро для моделирования и отладки дискретных устройств, построенных на интегральных микросхемах.

Цель изобретения — расширение дидактических возможностей и повышение быстродействия устройства.

На фиг, 1 изображена функциональная схема устройства для обучения основам вычислительной техники; на фиг. 2 — временные диаграммы работы блока контроля гонок элементов памяти; на фиг. 3 — временные диаграммы работы блока контроля гонок логического преобразователя; на фиг, 4 — функциональная схема логического преобразователя, синтезированного обучаемым и имеющего гоночную ситуацию; на фиг. 5— временная диаграмма возникновения гонок в логическом преобразователе, синтезированном обучаемым, Устройство для обучения основам вычислительной техники содержит пульт 1 оператора, блок 2 предъявления информации (внешних входных сигналов), коммутатор 3, наборное поле 4, логические элементы 5, блоки 6 памяти и блоки 7 контроля гонок логического преобразователя.

Пульт 1 содержит генератор 8 одиночных импульсов, генераторы 9, 10 непрерывной последовательности импульсов, генератор

11 нуля, переключатель 12, элементы И 13.

14, узел 15 звуковой сигнализации, коммутатор 16, элемент ИЛИ 17, триггер 18, управляющую клавиатуру 19, регистр 20 и блок 21 контроля гонок элементов памяти, Блок 21 содержит коммутатор 22, группу элементов 23 сложения по модулю два, индикатор 24, узел 25 постоянной памяти, переключатель 26, триггер 27 и индикатор

28. Логический элемент 5 содержит коммутатор 29, логический узел 30, индикатор 31 и коммутатор 32. Блок 6 содержит коммутатор 33, элемент 34 памяти, коммутатор 35, индикаторы 36, 37 и узел 38 прогнозирования. Узел 38 содержит инвертор 39, элементы И 40, 41 и элемент ИЛИ 42. Индикаторы

36, 37 конструктивно объединены в узел 43 индикации, а элементы 23 — в сумматор 44.

Блок 7 содержит коммутаторы 45-46, триггеры 47 — 49, переключатель 50, элемент И

51, элемент И-НЕ 52 и индикатор 53.

Пульт 1 предназначен для управления работой устройства и контроля гонок при решении задач безгоночного кодирования и конструктивно выполнен в виде пластикового корпуса. Блок 2 предназначен для отображения только входных сигналов и сигналов синхронизации, т. е, внешних

10 которых и производится установка их на

20 наборное поле 4, имеющее специальные гнезда. На верхней крышке модуля изобра25

55 входных сигналов моделируемых конечных автоматов, и может быть выполнен, например, на светодиодах. Коммутатор 3 предназначен для коммутации входных сигналов и сигналов синхронизации и может быть выполнен, например, на контактах штепсельных разъемов.

Наборное поле 4 предназначено для разрешения и подачи питания на его блоки и может быть реализовано на контактах штепсельных разъемов, к которым подключаются вилки его блоков. Логические элементы 5 предназначены для размещения коммутаторов 29, логических узлов 30 и индикаторов 31 и конструктивно выполнены в виде пластикового корпуса; снабженного кроме контактов входного и выходного полей клеммами подачи питания, с помощью жено условно-графическое изображение микросхемы. Блоки 6 предназначены для размещения коммутаторов 33, 35 элементов

34 памяти, узлов прогнозирования 38 и индикации 43, и конструктивно выполнены аналогично логическим элементам.

Блоки 7 предназначены для выявления гонок в логических преобразователях и размещения коммутаторов 45, триггеров 47-49, переключателя 50, элемента И 51, элементов И-НЕ 52, индикатора 53, и конструктивно выполнены аналогично логическим элементам 5, Генератор 8 предназначен для формирования одиночных импульсов для подачи на элементы 34 памяти и может быть реализован, например, в виде кнопки без фиксации, подключенной входным контактом к шине "-". а выходным контактом — к входному контакту переключателя 12, Генератор 9 предназначен для формирования прямоугольных импульсов амплитудой, равной напряжению логической "1", и может быть реализован, например, на микросхеме

155ЛАЗ.

Генератор 10 предназначен для формирования импульсов звуковой частоты и может быть реализован. например, на логических элементах 155ЛН1. Генератор

11 предназначен для установки элементов

34 по входам в состояние, соответствующее коду первой строки таблицы переходов-выходов, и может быть реализован на ограничительном резисторе, подсоединенном одним концом к шине "-", а другим — к выходу пульта 1 оператора.

Переключатель 12 предназначен для переключения режима проверки выполнения заданных условий работы синтезированного автомата с ручного на автоматический и

1658197

10

55 обратно и может быть реализован, например, на микротумблере.

Элемент И 13 предназначен для управления работой устройства. Элемент И 14 предназначен для управления работой узла

15 звуковой сигнализации. Узел 15 звуковой сигнализации предназначен для подачи звукового сигнала при возникновении гоночной ситуации и может быть реализован, например, на динамической головке. Коммутатор 16 предназначен для подсоединения блоков 7 к пульту 1 и может быть реализован, например, на гнездах штепсельных разъемов, Триггер 18 предназначен для управления работой элементов И 13 и 14. В качестве триггера 16 может быть использован, например, элемент 155212.

Элемент ИЛИ 17 предназначен для управления работой триггера 16.

Управляющая клавиатура 19 предназначена для создания входного сигнала и представляет собой регистр кнопок с фиксацией.

Регистр 20 предназначен для устранения дребезга контактов управляющей клавиатуры 19 и содержит триггеры по числу разрядов управляющей клавиатуры 19. Блок

21 предназначен для выявления гонок элементов памяти при решении задач безгоночного кодирования. Коммутатор 22 предназначен для подсоединения блока контроля гонок к коммутаторам 35 блоков 6 памяти. Элементы 23 сложения по модулю два предназначены для фиксации элементов 34 памяти, меняющих свое состояние, могут быть выполнены, например, на элементах И вЂ” НЕ, Индикатор 24 предназначен для отображения состояния элементов 23 сложения по модулю два и может быть реализован, например, на светодиодах.

Узел 25 предназначен для формирования на выходе единичного сигнала, если на вход поступают хотя бы два сигнала логической единицы, и может быть реализован, например, на интегральной микросхеме К556РТ5.

Незадействованные адресные входы узла

25 необходимо подключить к шине "-" источника питания, к которой подключен вход выборки кристалла.

Переключатель 26 предназначен для перевода триггера 27 в нулевое состояние.

Триггер 27 предназначен для фиксации гоночных ситуаций элементов 34. В качестве триггера 27 может быть использован, например, элемент 155ТМ2. Индикатор 29 предназначен для подачи светового сигнала при возникновении гоночной ситуации и может быть реализован, например, на светодиодах, Коммутатор 29 предназначен для

50 коммутации логических элементов при решении задачи логического синтеза дискретных устройств и может быть реализован, например, на гнездах штепсельных разьемов.

Логический узел 30 предназначен для реализации разработанной функциональной схемы дискретного устройства. Индикатор 31 предназначен для отображения выходного состояния каждого из узлов 30 и может быть реализован, например, на светодиодах. Коммутатор 32 предназначен для коммутации выходов логических узлов 30 при наборе функциональной схемы и может быть реализован, например, на гнездах штепсельных разъемов.

Коммутатор 33 предназначен для коммутации входов элементов 34 при наборе разработанной функциональной схемы и может быть реализован, например, на гнездах штепсельных разъемов. Элемент 34 предназначен для реализации разработанной функциональной схемы. В качестве элемента 34 можно использован, например, 1К-триггер. Коммутатор 35 предназначен для коммутации выходов текущего и прогнозируемого состояний элементов 34 и может быть реализован, например, на гнездах штепсельных разъемов. Индикатор 36 предназначен для отображения единичного состояния элементов 34 памяти в текущем такте и может быть реализован, например, на светодиоде.

Индикатор 37 предназначен для отображения единичного состояния элементов

34 в прогнозируемом (следящем) такте и может быть реализован. например, на светодиоде. Блок 38 прогнозирования предназначен для прогнозирования состояния элементов 34. Инвертор 39 предназначен для инвертирования сигнала с выхода элемента 34. Элемент 40 предназначен для логического умножения сигналов элемента

34. Элемент И 41 предназначен для логического умножения сигналов, поступающих с выходов инвертора 39 и элемента 34. Элемент ИЛИ 42 предназначен для логического сложения сигналов, поступающих с выходов элементов И 40 и 41.

Узел 43 индикации конструктивно обьединяет индикаторы 36 и 37, отображающие состояние элемента 34 в текущем и следующем тактах.

Сумматор 44 конструктивно объединяет элементы 23, фиксирующие элементы 34, меняющие свое состояние.

Коммутатор 45 предназначен для подсоединения блока 7 к коммутаторам 32 и может быть реализован, например, на гнездах штепсельных разъемов, Коммутатор 46

1658197 предназначен для коммутации выходов блока 7 при появлении гоночной ситуации и может быть реализован, например, на гнездах штепсельных разъемов. Триггер 47 предназначен для фиксации наличия логического нуля на входе блока 7 и может быть реализован, например, на элементе

155ТМ2. Триггер 48 предназначен для формирования импульса опроса в пятом такте состояния блока 7 и может быть реализован, например, на элементе 166ТМ2.

Триггер 49 предназначен для фиксации факта наличия гонок на входе блока 7 и может быть реализован на элементе

155ТМ2. Переключатель 50 предназначен для перевода триггера 47 в нулевое состояние. Элемент И 51 предназначен для управления переводом триггера 47 в исходное состояние. Элемент И вЂ” НЕ 52 предназначен для управления работой триггера 49, Индикатор 53 предназначен для подачи светового сигнала при возникновении гоночной ситуации в логических преобразователях и может быть реализован, например, на светодиодах, Устройство для обучения основам вычислительной техники работает следующим образом.

Обычный режим работы.

Обучаемый, решив задачу логического синтеза функциональной схемы по заданным условиям работы, набирает ее на наборном поле 4 из блоков 5 и 6 с помощью соединительных приборов (не показаны), соединяющих коммутаторы 3, 29, 32, 33 и 35 в соответствии с получаемой функциональной схемой.

После этого он нажимает переключатель 26 для установки триггеров 27 и 18 в нулевое состояние, обеспечивающих прохождение разрешающего сигнала на элемент И 13 и запрещающего на индикатор 28 и элемент И 14. Для построения математической модели синтезированного автомата обучаемый при помощи генератора 11 устанавливает элементы 34 по входам в состояние, соответствующее коду первой строки таблицы переходов-выходов. Это состояние в двоичном коде отображается на индикаторах 36.

Затем обучаемый подает входные сигналы при помощи управляющей клавиатуры

19, при этом регистр 20 устраняет дребезг контактов клавиатуры 19 и воздействует через блок 2, который отображает двоичный код входного сигнала, на внешние входы автомата, подключенные к коммутатору 3.

При этом узлы 38 воспринимают входные и выходные сигналы элементов 34. Инвертор

39 инвертирует сигнал с входа элемента 35, 10

15 не горит, а значение логической единицы— в противном случае,при этом индикатор 27 горит. Поэтому. считывая информацию по ин20

55 элемент 40 производит операцию логического умножения. Элемент 31 производит операцию логического умножения над сигналами элемента 34. Элемент 42 производит операцию логического сложения сигналов, поступающих с выходов элементов И 40 и 41.

Таким образом, узел 38 реализует функцию, соответствующую таблице истинности состояний элемента 34, Полученная функция принимает значение логического нуля в том случае, если элемент 34 в последующем такте установится в нулевое состояние, при этом индикатор 27 дикаторам 27, обучаемый получает двоичную информацию, отмечаемую в каждой клетке таблицы переходов-выходов без дополнительных операций, только путем изменения комбинации входных сигналов.

Это позволяет получить математическую модель синтезированного автомата, во время построения обучаемый производит отладку автомата, используя дополнительно индикаторы 31, отображающие выходные состояния каждого иэ узлов 30. Затем производится проверка выполнения заданных условий работы синтезированного автомата в синхронном ручном и автоматическом режимах, используя генератор 8, генератор 9 и переключатель 12, подавая сигналы синхронизации через элемент И 13 на входы синхронизации элементов 34 с коммутатора.

3.

Таким образом, работа предлагаемого устройства происходит аналогично работе известного.

Режим анализа правильности решения задачи беэгоночного кодирования.

Обучаемый, набрав на наборном поле 4 из элементов 5 и блоков 6 функциональную схему разработанного дискретного устройства с решением задачи безгоночного кодирования в элементах памяти и построив его. математическую модель в соответствии с обычным режимом работы, соединяет с помощью соединительных проводов (не показаны) первый и второй выходы коммутаторов 35 с соответствующими парами входов коммутатора 22. При этом с первых выходов коммутаторов 35 снимаются сигналы, соответствующие последующему (прогнозируемому) состоянию триггеров 34, а с вторых выходов коммутаторов 35 снимаются сигналы, соответствующие текущему состоянию элементов 34.

Затем, нажав переключатель 26, он переводит триггеры 27 и 18 в исходное состо1658197

10 яние. В результате этого с прямого выхода триггера 18 снимается нулевой (запрещающий) сигнал нэ элемент И 14, а с инверсного выхода — единичный сигнал на элемент И 13, разрешая работу устройства. С прямого вы- 5 хода триггера 27 снимается нулевой сигнал, поэтому индикатор 28 не высвечивается.

После этого производится проверка выполнения заданных условий работы синхронизированного автомата в синхронном 10 ручном и автоматическом режимах, используя генератор 8, генератор 9 и переключатель 12, подавая сигналы синхронизации через элемент И 13 на входы синхронизации элементов 34 с коммутатора 3 аналогично 15 работе известного устройства (обычный режим работы).

Допустим, элемент 34 блока 6.1 переходит в единичное текущее состояние, в то время, как элемент 34 блока 6.2 (не показан) 20 остается в нулевом состоянии и все остальные триггеры 34 не меняют своего состояния. Тогда лишь на выходе элемента 23.1 появляется единичный сигнал (фиг. 2д), который поступает на вход узла 25, высвечи- 25 вая при этом соответствующий светодиод индикатора 24. Однако, поскольку на всех остальных входах узла 25 присутствуют сигналы логического нуля, то на его выходе присутствуют сигналы логического нуля 30 (фиг. 2ж), поэтому триггер 27 остается в нулевом — исходном состоянии (фиг. 2з), разрешая прохождение сигналов от генераторов

8 и 9 через переключатель 12 и элемент И 13 (фиг. 2л) для работы устройства. 35

Однако, если обучаемый при построении функциональной схемы автомата допустил ошибку, которая при проверке прохождения сигналов приводит к одновременному изменению состояния более чем 40 одного элемента 34, например блоков 6.1 и

6.2, т.е. элемент 34 блока 6.1 переходит из единичного состояния в нулевое (фиг. 2а, б), а элемент 34 блока 6.2 — из нулевого состояния в единичное (фиг. 2в, г), то на выходах 45 соответствующих им элементов 23 (элемент

23.2 на фиг. 1 не показан) появляются сигналы логической единицы (фиг. 2д), поступающие на соответствующие входы узла 25 и высвечивающие соответствующие светодиоды инди- 50 катора 24. Узел 25 запрограммирован таким образом, что поступление на его входы двух или более единичных сигналов в любой комбинации приводит к появлению на его выходе единичного сигнала (фиг. 2ж), который пере- 55 водит триггер 27 в единичное состояние (фиг.

2з), высвечивая индикатор 28.

В этом случае через элемент ИЛИ 17 возбуждается первый выход триггера 18, которий подает разрешающий сигнал на второй вход элемента И 14, разрешая прохождение импульсов от генератора 10 (фиг. 2и) в узел 15 (фиг. 2к).

При этом сигнал логического нуля с инверсного выхода триггера 18 снимает разрешение на прохождение импульсов от генераторов 8 и 9 на блок 3 через элемент И

13 (фиг. 2л), блокируя тем самым работу автомата. После этого обучаемый проверяет правильность решения задачи, выключает питание, floBTQDHo решает задачу синтеза, снова набирает на наборном поле функциональную схему и затем вновь проверяет выполнение заданных условий работы синтезированного автомата в синхронном ручном и автоматическом режимах.

Режим анализа отсутствия факта гонок в логическом преобразователе.

Обучаемый, получив задачу на синтез дискретного устройства с отсутствием гонок в логическом преобразователе и набрав на наборном поле 4 из элементов 5 и блоков 6 функциональную схему разработанного дискретного устройства на основе построенной его математической модели в соответствии с обычным режимом работы, разрешает на наборном поле 4 необходимое количество (no числу выходов логиче-. ского преобразователя) блоков 7. При этом он соединяет с помощью соединительных проводов(не показаны) выходы коммутаторов 32 с соответствующими входами коммутаторов 45 и выходы коммутаторов 46 блоков 7 с соответствующими входами коммутатора 16 пульта 1, При этом с выходов коммутаторов 32 снимаются выходные сигналы логического преобразователя. Затем нажимаются переключатели 26 и 50, перево- дящие устройство в исходное состояние, при этом сигнал с переключателя 50 через элемент И 51 обнуляет триггер 47, если он не был обнулен с выхода триггера 48, после чего производится проверка выполнения заданных условий работы синтезированного автомата в синхронном ручном и автоматическом режимах, используя генератор 8. генератор 9 и переключатель 12, подавая сигналы синхронизации через элемент И 13 на входы синхронизации элементов 34 и коммутатора 3 аналогично работе известного устройства (обычный режим работы).

Допустим, что входной сигнал на триггер 47 имеет форму, показанную на фиг. 3 а-а, с длительностью логического нуля, меньшей или равной 3 тактам. В таком случае в связи с появлением логического нуля на входе первого триггера 47 произойдет его установка в единичное положение (такт

2, фиг. За-б). А в третьем такте произойдет

1658197

12 обнуление инверсного выхода триггера 47 в силу инерционных свойств логических элементов, на которых он реализован (такт 3, фиг. 3а-в).

Появление логического нуля на инверсном выходе триггера 47 вызовет появление логического нуля нв входе триггера 48, вследствие чего по ранее описанной причине появится логическая единица в 4-м такте на прямом и логический нуль в 5-м такте на инверсном выходе второго триггера 48 (фиг.

3a-r, д), соответственно, Отметим, что в 4-м такте на прямом и инверсном выходах триггера 48 будут логические единицы, вследствие чего на выходе элементе И-НЕ 52 а 5-м такте появится отрицательный импульс, который вызовет возбуждение синхровходв триггера 48, на информационный вход которого подэнэ логическая единица, последующую его установку в единицу, так как к этому моменту времени на входе блока 7 и приоритетном входе триггера 49 уже подана единица.

Уствновка триггера 49 в единичное состояние свидетельствует о наличии гоночной ситуации типа "риск, в единице" в логическим преобразователе исследуемого дискретного устройства.

Наряду с этим, начиная с 5-го такта, п роисходит установка триггера 47 в нулевое состояние (такты 7,8, фиг.3 а-б, в), а зэтем и триггера 48 (такты 8, 9, фиг. 3а-г, д) за счет обратной связи от инверсного выхода триггера 48 через элемент И 51, вход триггера 47, прямой выход триггера 49, вход триггера 48.

8 этом случэе возбуждается выход злементэ ИЛИ 17, который подает разрешающий сигнал на прямой вход триггера 18, который переводится в единичное состояние. С прямого выхода триггера 18 подеется рээрешающий сигнал на второй вход элемента И 14 (фиг. Зэ-к), разрешая прохождение импульсов от генератора 10 (фиг. За-и) в узел

15 звуковой сигнализации. Кроме того, высвечивается индикатор 53, сигнализируя о наличии гоночных ситуаций а конкретном выходе логического преобрэзователя, а с инверсного выхода триггера 18 снимается логический нуль, блокирующий элемент И 13 (фиг. За-л), останавливая работу устройства.

После этого обучаемый проверяет правильность решения задвчи. выключает питание, повторно решает задачу синтеза дискретного устройства с отсутствием гонок в логическом преобразователе, сновэ набирает на нэборном поле 4 функциональную схему и затем вновь повторно проверяет выполнение заданных условий работы синтезированного автомэта в синхронном ручном и автоматическом режимах.

При появлении сигнала логического нуля длительностью, большей 5 тактов, устройство работает по-другому (фиг. Зб). Отличие эаключэется в том, что в пятом такте возбуж5 дается синхровход триггера 49. но установка триггера 49 в единичное состояние не происходит, так как третий триггер 49 удерживается в исходном состоянии (нулевом) за счет подачи логического нуля на вход полез10 ного сигнала, равного логическому нулю.

Рассмотрим пример конкретной реали. зации. Допустим, обучэемый синтезировал логический преобразовэтель, представленный на фиг, 4. Очевидно, что схема эта имеет

15 гоночную ситуэцию при условии а - 1, с - 1.

Временная диаграмма ситуации приведена на фиг. 5. В известном устройстве преобразователь должен был бы анализировать представленную функциональную схему и

20 обнаружить гоночную ситуацию, в то время как предлагаемое устройство идентификации указанной гоночной ситуации определяет автоматически.

Поскольку техмические средствэ иэве25 стного устройства ме позволяют фиксировать гоночные ситуации в логическом преобразователе, то при решении задач логического синтеза дискретных устройств изэа ошибок обучаемого возникающие

30 гоночные ситуации не могут быть им и преподэвателем обнаружены. Поэтому преподаватель должен вручную с карандашом в руках проверять правильность решения обучаемым задачи на предмет отсутствия

35 гонок в логическом преобразователе.

В предлагаемом устройстве обучаемый наглядно (no высвечиванию индикатора 53) определяет выход преобразователя, где допущена ошибка, поскольку блокировка на

40 подачу синхроимпульсов эвтоматически останэвливэет его работу. В то же время преподавателю значительно проще контролировать обучаемого,так. как он анализирует состояние только одного параметра

45 отсутствие звуковой сигнализации, не проводя дополнительных вычислений, что су-. ществлемно сокращает время контроля каждого обучаемого и, в конечном итоге, способствует интенсификэции учебного

50 процессе.

Кроме того, звуковая и световая сигнализации наличия гоночных ситуаций в логическом преобразователе и блокировка подачи синхроимпульсов на исследуемую

55 схему существенно повышают дидактические возможности устройстве.

Формула изобретения

Устройство для обучения основам вычислительной техники, содержащее пульт оператора, первый выход которого соеди14

1658197

yi(O

g,й

zsi нен с соответствующими входами блока предъявления информации и наборного поля, второй выход — с соответствующим входом наборного поля, а выходы группы — с соответствующими входами группы блока предъявления информации и с соответствующими входами первой группы наборного поля, входы группы пульта оператора являются соответствующими входами первой группы устройства, входы второй и третьей групп и выходы первой и второй групп наборного поля являются ссютветствующими входами и выходами устройства, о т л и ч аю щ е е с я тем, что, с целью расширения дидактических воэможностей и повышения быстродействия устройства, в него введены первый коммутатор, входы которого являются соответствующими входами первой группы устройства, элемент ИЛИ, входы группы которого соединены с соответствующими выходами первого коммутатора, а вход- с третьим выходом пульта оператора, триггер, единичный вход которого подключен к выходу элемента ИЛИ, нулевой вход— к четвертому выходу пульта оператора, а нулевой и единичный выходы — к первому и второму входам пульта оператора соответственно, второй коммутатор, входы которого являются соответствующими входами пятой группы устройства, третий коммутатор, выходы которого являются соответствующими выходами третьей группы устройства, переключатели, элементы И, первые входы которых соединены с выходами соответствующих переключателей, первая

5 группа триггеров, единичные входы которых подключены к соответствующим входам второго коммутатора, а нулевые входы — к выходам соответствующих элементов И, вторая группа триггеров, нулевые входы ко10 торых соединены с единичными выходами соответствующих триггеров первой группы, единичные входы — с нулевыми выходами соответствующих триггеров первой группы, элементы И-НЕ, первые входы которых под15 ключены к единичным выходам соответствующих триггеров второй группы, а вторые входы — к нулевым выходам соответствующих триггеров второй группы и вторым входам соответствующих элементов И, третья

20 группа триггеров, установочные входы которых соединены с соответствующими выходами второго коммутатора. а синхровходы— с выходами соответствующих элементов ИНЕ, индикаторы. ограничительные элемен25 ты, входы которых подключены к входу высокого уровня напряжения устррйства. а выходы — к информационным входам соответствующих триггеров третьей группы, входы которых соединены с соответствую30 щими входами третьего коммутатора.и входами соответствующих индикаторов.

1658197

lit Ф 4 /ф И

nrOrtnei

/Рf 4f 874 у

iaaf iy are t д)

У (Dug 3

Фиг. 4

1658197

Составитель А. Карлов

Техред М.Моргентал Корректор О.Кравцова

Редактор В.Данко

Производственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина, 101

Заказ 1715 Тираж 299 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5