Усилитель считывания

Усилитель считывания

Иллюстрации

Показать все

Реферат

 

Изобретение относится к вычислительной технике и может быть использовано при создании интегральных схем памяти Цель изобретения повышение быстродействия усилителя считывания за счет снижения емкостной нагрузки выходов и повышение нагрузочной способности преобразователя уровня при выполнении им также функций источника опор юго напряжения. Усилитель содержит ключевые входные элементы, выполненные на транзисторах, шину питания резисторы, преобразователи уровня, выполненные на транзисторах, источник опорного напряжения, опорные элементы на транзисторах, разделительные элементы на диодах, общую шину, входы и выходы устройства . 1 ил.

СОЮЗ C0>SF ТСКИХ

СОЦИАЛИС1ИЧГСКИХ

РЕСПУБЛИК

< Н G 11 С 7/00

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

-,,@им

-,: it68 8 t, > а; С,",.А

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4671317/24 (22) 03.04.89 (46) 23,06.91, Бюл. № 23 (72) М.О.Ботвиник и И.В.Полупан (53) 681.327.66 (088,8) (56) ПГФ 37487.068 33 (БИС КМ185Р> 8), 1986.

Авторское свидетельство СССР

¹ 1568078. кл. 6 11 С 7/00. 1988. (54) УСИЛИТЕЛЬ СЧИТЫВАНИЯ (57) Изобретение относится к вычислительной технике и может быть использовано при создании интегральных схем памяти. Цель

Изобретение относится к вычислительной технике и может быть использовано при создании интегральных схем памяти, Цель изобретения — повь>ше><ие быстродействия усилителя считывания за счет снижения емкостной нагрузки выходов и повышение нагрузочной способности преобразователя уровня при выполнении им также функций источника опорного напряжения, На чертеже приведена схема усилителя считывания, Усилитель считывания содержит ключевые входные элементы, выполненные на транзисторах 1 и 2, шину 3 питания. информационные входы 4 и 5 усилителя считывания, первый 6 и второй 7 резисторы, первый и второй преобразователи уровня, выполненный каждый на двух транзисторах 8, 9 и

10, 11 соответственно, источник 12 опорного напряжения, первый 13 и второи 14 опорные элементы на транзисторах, трегий. Б.Ы„„1658209 А1 изобретения - повышение быстродействия усилителя считывания эа счет снижения емкостной нагрузки выходов и повышение нагруэочной способности преобразователя уровня при выполнении им также функций источника опор, ого напряжения, Усилитель содержит ключевые входные элементы, выполненные на транзисторах, шину питания, резисторы, преобразователи уровня, выполненные на транзисторах, источник опорного напряжения, опорные элементы на транзисторах, разделительные элементы на диодах, общую шину, входы и выходы устройства. 1 ил. резистор 15, общую шину 16, информационные выходы 17 и 18 усилителя считывания, четвертый 19 и пятый 20 резисторы. разделительные элементы, выполненные на диодах 21 и 22

Усилитель работает следующим образом.

tIa входы 4 и 5 усилителя подается дифференциальный сигнал. При подаче на вход

4 сигнала высокого уровня, а на вход 5низкого, сигналы на базах транзисторов 1 и

2 транслируются соответственно через рав ные резисторы 6 и 7 на базы двухэмиттерных транзисторов 8, 9 и 11, 10. При этом транзистор 8 открыт, а транзистор 11 закрыт, зми-;терный ток транзистора 8 открывает транзистор 9, при этом транзистор 10 закрыт. Напряжение на выходе 17 снижае ся за счет падения напряжения на резисторе 19 от протекания тока по цепи шина 3 питания — резистор 19 — коллектор — эмиттер транзистора 9 — резистор 15 — общая шина

1658209

16. Напряжение на выходе 18 остается равным 0оп

Переходы база — эмиттер транзисторов

13 и 14 соединены параллельно, следовательно, коллекторные токи этих транзисторов равны, поэтому при одинаковом сопротивлении резисторов 6 и 7 разность напряжений на базах транзисторов 8 и 11 равна разности напряжений на входах 4 и 5.

При подаче на вход 4 сигнала низкого уровня, а на вход 5 высокого соответственно изменяются на противоположные напряжения на выходах 17 и 18 усилителя считывания.

Двухэмиттерные транзисторы 8 и 9, 11 и 10 соответственно образуют составные транзисторы, что значительно увеличивает нагрузочную способность преобразователя уровня. Заключительный этап заряда входной емкости транзисторов 1 и 2 при их включении осуществляется эмиттерным током транзисторов 8 или 11 соответственно, что приводит к уменьшению времени включения, так как коллекторный ток транзистора

8 и 11 во время включения практически не ограничен, Формула изобретения

Усилитель считывания, содержащий первый и второй ключевые входные элементы, выполненные на транзисторах, базы которых являются информационными входами усилителя считывания, коллекторы подключены к шине питания, в эмигтеры соединены с первыми выводами первого и второго резисторов, первый и второй опорные элементы, выполненные на транзисторах, эмиттеры которых подключены к общей

5 шине, а базы соединены между собой и через третий резистор с общей шиной, коллекторы этих транзисторов соединены с катодами первого и второго разделительных элементов на диодах, аноды которых

10 соединены с вторыми выводами первого и второго резисторов соответственно, первый и второй преобразователи уровня, каждый иэ которых выполнен на двух транзисторах, базы первых транзисторов

15 преобразователей уровня подключены к вторым выводам первого и второго резисторов, коллекторы соединены с шиной питания, а эмиттеры объединены и соединены с выходом источника опорного напряжения, 20 эмиттеры вторых транзисторов преобразователей уровня объединены и подсоединены к третьему резистору, а коллекторы являются информационными входами усилителя считывания и соответственно через

25 че1вертый и пятый резисторы соединены с шиной питания, отличающийся тем, что, с целью повышения быстродействия усилителя считывания, первые транзисторы преобразователей уровня выполнены двухЭО эмиттерными, вторые эмиттеры которых соединены с соответствующими базами вторых транзисторов обоих преобразователей уровня.

1658209

Составитель В. Гордонова

Техред M.Ìîðãåíòàë Корректор С. Черни

Редактор Н. Рогулич

Производственно-издательский комбинат "Патент", г. Ужгород. ул.Гагарина, 101

Заказ 1716 Тираж 350 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб.. 4/5