Анализатор активности непрерывных сигналов

Анализатор активности непрерывных сигналов

Иллюстрации

Показать все

Реферат

 

Изобретение относится к вычислительной технике связи. Его использование в системах с адаптивной дискретизацией К непрерывных сигналов (для сжатия данных или распознавания образов) позволяет повысить точность и расширить функциональные возможности путем сравнения числа критических точек входного и эталонного сигналов в заданной полосе частот на заданном интервале реализации. Анализатор содержит модулятор 1 линейной дельта-модуляции , триггер 5, элемент И 6, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 7, счетчик 9 интервала реализации, счетчик 10 импульсов, буферный регистр 11 и блок 13 сравнения. Поставленная цель достигается благодаря введению блока 2 управления, вычислителя 3 цифрового фильтра, накапливающего сумматора 4, элемента ИЛИ-НЕ 8 и триггера 12, а также выполнению счетчика 10 импульсов реверсивным. 2 ил, &

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (5!)5 Н 03 М 3/02

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Фиг. 1 (21) 4685490/24 (22) 03,05.89 (46) 23.06.91. Бюл. N 23 (72) А. В, Тимченко, О, P. Пристайко и

С. В. Тимченко (53) 681.325(088.8) (56) Авторское свидетельство СССР

N. 1438004, кл. Н 03 М 3/02, 1987.

Авторское свидетельство СССР

N 11334477118888, кл. Н 03 М 3/02, 1985.

Авторское свидетельство СССР

1Ф 1568242, кл. Н 03 M 3/02, 1988. (54) АНАЛИЗАТОР АКТИВНОСТИ НЕПРЕРЫВНЫХ СИГНАЛОВ (57) Изобретение относится к вычислительной технике связи. Его использование в системах с адаптивной дискретизацией. Ж, 1658386 А1 непрерывных сигналов (для сжатия данных или распознавания образов) позволяет повысить точность и расширить функциональные возможности путем сравнения числа критических точек входного и эталонного сигналов в заданной полосе частот на заLданном интервале реализации. Анализатор содержит модулятор 1 линейной дельта-модуляции, триггер 5, элемент И 6, элемент

ИСКЛЮЧАЮЩЕЕ ИЛИ 7, счетчик 9 интервала реализации, счетчик 10 импульсов, буферный регистр 11 и блок 13 сравнения.

Поставленная цель достигается благодаря введению блока 2 управления, вычислителя

3 цифрового фильтра, накапливающего сумматора 4, элемента ИЛИ-НЕ 8и триггера 12, а также выполнению счетчика 10 импульсов реверсивным. 2 ил.

1658386

Изобретение относится к вычислительной технике и технике связи и может использоваться в системах с адаптивной дискретизацией непрерывных сигналов, например, в устройствах сжатия данных или 5 распознавания образов.

Цель изобретения — повышение точности и расширение функциональных возможностей путем сравнения числа критических точек входного и эталонного сигналов в за- 10 данной полосе частот на заданном интервале реализации.

На фиг, 1 представлена блок-схема анализатора; на фиг. 2 — пример выполнения и подключения блока управления и вычисли- 15 теля цифрового фильтра.

Анализатор содержит модулятор 1 линейной дельта-модуляции (ЛДМ), блок 2 управления, вычислитель 3 цифрового фильтра, накапливающий сумматор 4, пер- 20 вый триггер 5, элемент И 6, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 7, элемент ИЛИ вЂ” НЕ 8, счетчик 9 интервала реализации, счетчик

10 импульсов, буферный регистр 11, второй триггер 12 и блок 13 сравнения. На фиг. 1 25 обозначены информационный вход 14, первые — третьи установочные входы 15 — 17, первый — пятый выходы 18-22.

Блок 2 управления выполнен (фиг. 2) на тактовом генераторе 23, первом и втором 30 счетчиках 24 и 25 импульсов, элемент ИЛИ—

НЕ 26, сумматоре 27 и формирователе 28 импульсов. На фиг. 2 обозначены первый, второй и третьи выходы 29 — 31 блока 2 управления. 35

Вычислитель 3 цифрового фильтра содержит (фиг. 2) блок 32 постоянной памяти, элемент 33 эквивалентности, реверсивный счетчик 34, источник 35 постоянного (нулевого) кода, блок 36 переключения и блок 37 40 оперативной памяти, Работа анализатора основана на принципе преобразования аналоговых сигналов в однораэрядн 1 дельта-кодовую последовательность Вп ", ее цифровой фильтрации 45 с дальнейшей логической и временной обработкой. На первом этапе производится преобразование непрерывного аналогового сигнала х(т) в дельта-кодову(ю последовательность (en ), п > О, е„E (-1,1), 50 (х) x) еп(") >В ("), В (х) = (1 + eп(") /2, Вп (") g (0,1) по правилу л

1, xn — хп >О л

О, х, — х„ < О

В„(х) =

55 л где x(t) — сигнал, предварительно восстановленный из сигнала Bn формирующийся в (х, цепи обратной связи модулятора 1 ЛДМ. На втором этапе производится фильтрация входного сигнала путем свертки входной и весовой последовательности в формате линейной дельта-модуляции, при этом текущее значение выходного сигнала вычислителя 3 фильтра равно

М-1

v yn = g em en-m (1) (П) (х)

m =О где (em ), m = О, М-1 — весовая последова(л) тельность. Одновременно на этом этапе осуществляется накопление результатов свертки, т.е. в накапливающем сумматоре 4 формируется значение сигнала п

Vyn = $ 2 2yk, k =1 представляющего собой последовательность первых разностей (приращений) отфильтрованного выходного сигнала.

Поэтому путем соответствующего выбора алгоритма фильтрации из входного зашумленного сигнала устраняется (ослабляется) шумовая составляющая, т.е. число критических точек в выходном сигнале фильтра равно (приближается) истинному в заданной полосе частот. На третьем этапе производится логическая обработка отфильтрованной последовательности первых разностей

Vyn. При этом значение знакового разряда равно:

О, уп О

1, Vyn (О, Вп—

Тогда, при выполнении условия Bn/Bn-1 имеем наличие критической точки (максимума или минимума) во входном сигнале. Характер критической точки входного сигнала уточняется следующим образом. Если в и-м пеРиоДе ДискРетизаЦии Bn= 0, Âï-1 = 1, то сигнал имеет максимум (или сигнал имел постоянное значение и начинает уменьшаться), если В = 1, Вп-1 = Π— сигнал имеет минимум (или сигнал уменьшался и имеет постоянное значение).

На следующем этапе временной обработки число критических точек 02 отфильтрованного входного сигнала, т,е, суммарное число минимумов и максимумов, сравнивается с заданным 02» íà интервале реализации О. Причем. при выполнении условия

02 .— +02 yon 02 02» Л 02 gon

1658386

ГДЕ Л 02 доп — ДОПУСТИМОЕ ОТКЛОНЕНИЕ ЧИСЛа критических точек эталонного и входного сигналов, формируется признак соответствия входного сигнала эталонному, Анализатор работает следующим образом, Входной аналоговый сигнал x(t), поступающий на вход 14 анализатора, по импульсам с первого выхода 29 блока 2 управления, поступающим на тактовый вход модулятора 1, преобразуется в дельта-кодовую последовательность Вп и поступает (х на информационный вход вычислителя 3 цифрового фильтра. По управляющим сигналам с третьих выходов блока 2 в вычислителе 3 эа период дискретизации входного сигнала производится вычисление свертки входной jen " ) последовательности (п> О) и записанной в блоке.3 весовой (em ) после(h довательности согласно (1), Вычисление

ВтОрсй раЗНОСтИ Ч2уо яВЛяЕтСя ЧаСтЬЮ цИфровой фильтрации (сглаживания) дельтамодулированного входного сигнала, Значения свертки (V 2yn ), п> О, по импульсам с второго выхода 30 блока 2 записываются в накапливающий сумматор 4, в котором производится непрерывное суммирование (накопление) значений ч уп . В результате суммирования в накапливающем сумматоре 4 формируются текущие значения сигнала Vyn, соответствующие последовательности первых разностей (приращений) отфильтрованного (сглаженногО) выходного сигнала.

Сигнал с выхода знакового разряда накапливающего сумматора 4, соответствующий значению Вп, поступает на информационный вход первого триггера 5 и фиксируется в нем при поступлении заднего фронта импульса с второго выхода 30 блока 2, Поэтому до поступления указанного импульса на информационном входе и прямом выходе первого триггера 5 присутствуют сигналы Вл и Вп-1, поступающие на входы элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 7.

Если 8п <Вп-1, то на втором выходе 19 анализатора появляется импульс. сигнализирующий о наличии критической точки (экстремума) входного сигнала. Одновременно, если Bn = Bn-i = 1, то на выходе элемента И 6 появляется импульс, поступающий на первый выход 18 анализатора и сигнализирующий о наличии минимума, Аналогично, если Bn = Во-1 = О, то на выходе элемента ИЛИ вЂ” НЕ 8 появляется импульс, поступающий на третий выход 20 анализатора, и свидетельствующий о наличии

50 0 выполняется ранее принятое условие

D» Dz то при выполнении условия

М2 доп > 02 эт 02 по импульсу, поступающему с выхода переполнения счетчика 9, на выходе блока 13 сравнения, являющемся пятым выходом 22 анализатора, формируется признак соответствия входного сигнала эталонному. Если же Л02 д„ 02» — 02. то импульс на выходе блока 13 сравнения отсутствует.

45 максимума. Сигнал Во»1 снимается с инверсного выхода первого триггера 5

Импульсы с частотой дискретизации Тд 1 поступают также на счетный вход счетчика

9, задающего длину интервала реализации, на котором производится временная отработка входного сигнала, заключающаяся в сравнении числа критических точек входного и заданного сигналов. Длина интервала реализации 0 пропорциональна коэффициенту пересчета N счетчика 9 0 =- Тд N.

Время анализа (длина реализации) задается установкой соответствующего значения на первых установочных входах 15 анализатора, которые являются входами задания коэффициента деления счетчика 9. В конце интервала реализации О на выходе переполнения счетчика 9 формируется импульс, поступающий на вход разрешения параллельной записи реверсивного счетчика 10 и вход обнуления второго триггера 12. По импульсу переполнения счетчика 9 в реверсивный счетчик 10 с входов параллельной записи, являющихся вторыми установочными входами 16, записывается число критических точек эталонного входного сигнала

Dz», а триггер 12 устанавливается в нулевое состояние. Сигнал с прямого выхода второго триггера 12 поступает на управляющий вход реверсивного счетчика 10, который в этом случае работает на вычитание. Импульсы с выхода элемента ИСКЛЮЧАЮЩЕЕ .

ИЛИ 7, сигнализирующие о наличии критической точки во входном сигнале, поступают на счетный вход реверсивного счетчика 10, уменьшая его состояние.

Рассмотрим сначала случай, когда

DZ< D2». Тогда в конце интервала реализации 0 по импульсу, поступающему с выхода переполнения счетчика 9. в буферном регистре. 11 фиксируется значение разности числа критических точек эталонного и отфильтрованного входного сигналов

Dz» — 02, которая поступает на первые информационные входы блока 13 сравнения. На вторые информационные входы блока 13 сравнения с третьих установочных входов 17 анализатора подается значение

Л02 доп. ЕСЛИ За ИНтЕРВаЛ РЕаЛИЗаЦИИ

1658386

В случае, если за время О число критических точек отфильтрованного входного сигнала 02 Dz эт, то в некоторый момент времени t>< 0 происходит полное обнуление реверсивного счетчика 10, в результате чего на его выходе переполнения формируется импульс, поступающий на счетный вход второго триггера 12, При этом триггер

12 переводится в единичное состояние, а реверсивный счетчик 10 начинает работать на сложение, Поэтому в конце интервала реализации О по импульсу с выхода переполнения счетчика 9 в регистр 11 записывается значение 02 — Dz», которое сравнивается блоком 13 сравнения со значением Л 02 дол, Если Л 02 доп > 02 02 эт, то на пятом выходе 22 анализатора формируется импульс, сигнализирующий о выполнении данного условия. B противном случае импульс на выходе 22 отсутствует.

Одновременно импульс с выхода переполнения счетчика 9 поступает на вход обнуления второго триггера 12 и вход разрешения параллельной записи реверсивного счетчика 10, устанавливая их в исходное состояние, после чего этап временной обработки в анализаторе повторяется.

Таким образом, на пятом выходе 22 анализатора импульс формируется только при совпадении числа критических точек входного и эталонного сигналов с заданной точностью Л 02 до„, т.е, индицируется обнаружение входного сигнала с заданным числом критических точек эа интервал реализации. Совместный анализ временного положения импульсов на выходах 18-20 при наличии импульса на выходе 22 за интервал реализации 0, фиксируемый импульсами на четвертом выходе 21 анализатора, позволяет проводить детальное изучение и обнаружение сигналов наиболее простыми методами, одновременно проводя предварительный отбор входных рвализаций по импульсам с пятого выхода 22, Для синхронной и синфазной работы устройства необходимо, чтобы тактовый вход сумматора 4 и буферного регистра 11 был прямой, а тактовый вход триггера 5— инверсным динамическим.

Таким образом, при подаче на вход 14 анализатора зашумленного входного сигнала x(t) на выходе 18 формируется сигнал только при наличии минимума в выходном сглаженном сигнале, на выходе 20 — сигнал только при наличии максимума в выходном сглаженном сигнале, на выходе 19 -- сигнал только при наличии указанных критических точек (минимумов или максимумов). Сигналы на выходах 18-20 фильтрах отсутствуют.

55 если сглаженный выходной сигнал остается постоянным или изменяется монотонно.

При этом выходной сглаженный сигнал в анализаторе не формируется, а формируется только сигнал первой разности сглаженного выходного сигнала, на основании которого и производится анализ, что позволяет увеличить точность при анализе зашумленных сигналов.

Сигналы на выходах 18 — 20 устройства с точностью до постоянной временной задержки, равной М.Тд, где Тд — период дискретизации входного сигнала при дельта-модуляции, соответствуют экстремумам (критическим точкам) входного сигнала, Постоянная задержка на М тактов при необходимости может быть учтена при дальнейшей обработке сигнала

Формула изобретения

Анализатор активности непрерывных сигналов, содержащий модулятор линейной дельта-модуляции, информационный вход которого является информационным входом анализатора, первый триггер, инверсный выход которого соединен с первым входом элемента И, выход которого является первым выходом анализатора. прямой выход первого триггера подключен к первому входу элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, выход которого соединен со счетным входом счетчика импульсов и является вторым выходом анализатора, буферный регистр, счетчик интервала реализации, выход переполнения которого подключен к разрешающему входу блока сравнения, о т л и ч а ю— шийся тем, что, с целью повышения точности и расширения функциональных возможностей путем сравнения числа критических точек входного и эталонного сигналов в заданной полосе частот на заданном интервале реализации, в анализатор введены второй триггер, вычислитель цифрового фильтра, накапливающий сумматор, элемент ИЛИ вЂ” НЕ и блок управления, первый выход которого соединен с тактовым входом модулятора линейной дельта-модуляции, выход которого подключен к информационному входу вычислителя цифрового фильтра, выходы которого соединены с информационными входами накапливающего сумматора, второй выход блока управления подключен к счетному входу счетчика интервала реализации и тактовым входам первого триггера и накапливающего сумматора, выход знакового разряда которого соединен с информационным входом первого триггера, вторыми входами элементов И и ИСКЛЮЧАЮЩЕЕ ИЛИ и первым входом элемента ИЛИ-НЕ, второй

1658386

Составитель О.Ревинский

Редактор В.Бугренкова Техред М.Моргентал Корректор M.Øàðoøè

Заказ 1722 Тираж 466 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при Г KHT СССР

113035, Москва, Ж-35, Раушская наб., 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул.Глгл н на. 101 вход которого подключен к инверсному выходу первого триггера. выход элемента

ИЛИ вЂ” НЕ является третьим выходом анализатора, третьи выходы блока управления соединены с соответствующими управляющими входами вычислителя цифрового фильтра, вход разрешения записи счетчика импульсов объединен с тактовым входом буферного регистра и входом обнуления второго триггера, подключен к выходу переполнения счетчика интервала реализации и является четвертым выходом анализатора, выходы разрядов счетчика импульсов соединены с информационными входами буферного регистра, выходы которого подключены к первым информационным входам блока сравнения, выход которого является пятым выходом анализатора, вы5 ход переполнения счетчика импульсов соединен с счетным входом второго триггера, выход которого подключен к входу управления направлением счет счетчика импульсов, установочные входы счетчика

10 интервала реализации, счетчика импульсов и вторые информационные входы блока сравнения являются соответственно первыми — третьими установочными входами анализатора.