Устройство для определения достоверности передачи дискретной информации

Устройство для определения достоверности передачи дискретной информации

Иллюстрации

Показать все

Реферат

 

Изобретение относится к технике связи. Цель изобретения - повышение быстродействия . Устройство содержит датчик 1 сигнала текста, аппаратуру 2 передачи данных, блок 3 сравнения кодов, регистр 4 сдвига, интегратор 5 аналого-цифровой преобразователь (АЦП) 6, блок 7 синхронизации, элемент И 8, детектор 9 ошибок, счетчик 10 ошибок, блоки 11-13 регистрации, дешифратор 14,блок 15 управления, блок 16 деления и блок 17 индикации. Поставленная цель достигается тем, что адресные шины всех блоков 11-13 регистрации соединены с выходом АЦП 6 и выходом блока 15 управления , в результате чего осуществляется, непосредственно в режиме измерений, сортировка результатов измерения. 2 з.п. ф-лы, 3 ил.

СОЮЗ СОВЕТСКИХ

СОЦИ AJl ИСТИЧЕСКИХ

РЕСПУБЛИК (st}s Н 04 В 3/46

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4681394/09 (22) 20.04.89 (46) 23.06.91. Бюл. hh 23 (71) Московский институт инженеров гражданской авиации (72) С. Ж, Кишенский, В, Э. Игнатьев, В. Б. Панова и О. Ю. Христенко (53) 621.394.14(088.8) (56) Авторское свидетельство СССР

М 1100745, кл. Н 04 L 1/10, 1983. (54) УСТРОЙСТВО ДЛЯ ОПРЕДЕЛЕНИЯ

ДОСТОВЕРНОСТИ ПЕРЕДАЧИ ДИСКРЕТНОЙ ИНФОРМАЦИИ (57) Изобретение относится к технике связи, Цель изобретения — повышение быстродей Ы 1658395 А1 ствия. Устройство содержит датчик 1 сигнала текста, аппаратуру 2 передачи данных, блок 3 сравнения кодов, регистр 4 сдвига, интегратор 5 аналого-цифровой преобразователь (АЦП) 6, блок 7 синхронизации, элемент И 8, детектор 9 ошибок, счетчик 10 ошибок, блоки 11 — 13 регистрации, дешифратор 14, блок 15 управления, блок 16 деления и блок 17 индикации. Поставленная цель достигается тем, что адресные шины всех блоков 11-13 регистрации соединены с выходом АЦП 6 и выходом блока 15 управления, в результате чего осуществляется, непосредственно в режиме измерений, сортировка результатов измерения. 2 з.п. ф-лы, 3 ил.

1658395

Изобретение относится к технике связи и может быть использовано для определения достоверности передачи дискретной информации, Цель изобретения — повышение быстродействия.

На фиг. 1 представлена электрическая структурная схема устройства для определения достоверности передачи дискретной информации; на фиг. 2 — электрическая структурная схема блока регистрации; на фиг, 3 — электрическая структурная схема блока управления.

Устройство (фиг. 1) содержит датчик 1 сигнала текста, аппаратуру 2 передачи данных, блок 3 сравнения кодов, регистр

4 сдвига, интегратор 5, аналого-цифровой преобразователь 6, блок 7 синхронизации, элемент И 8, детектор 9 ошибок, счетчик 10 ошибок, первый, второй блоки 11 и 12 регистрации, и дополнительных блоков 13 регистрации, дешифратор 14, блок 15 управления, блок 16 деления и блок 17 индикации, Блоки регистрации (фиг, 2) содержат коммутатор 18, блок 19 памяти, регистр 20 хранения, сумматор 21, формирователь 22.

Блок управления (фиг. 3) содержит счетчик 23, триггер 24, элемент И 25, счетчик 26 текущего адреса, генератор 27.

Устройство работает следующим образом.

Датчик 1 сигнала текста (испытываемая аппаратура кодирования) формирует текстовое сообщение. Сеанс связи может состоять из одного или множества тестовых сообщений. Структура сообщения такова: оно разбивается на блоки данных (в сообщении произвольное количество блоков), Каждый блок данных в свою очередь разделяется на кодовые комбинации, которые кодируются корректирующим (m, k)— кодом, где m — общее количество симзолов в коде, а k — количество информационных символов кода (остальные символы — проверочные), Предположительно, код позволяет исправлять ошибки кратности до и включительно.

Сформированная таким образом тестовая последовательность импульсов поступает в канал связи, где подвергается влиянию мешающих воздействия и помех.

После этого испытательная последовательность поступает на вход аппаратуры 8 передачи данных 21 (испытываемая аппаратура декодирования), где осуществляется. декодирование испытательной информации и исправление ошибок укаэанной кратности.

С выхода аппаратуры передачи данных исправленная последовательность информа5

55 ционных импульсов поступает на вход блока 3 сравнения кодов, где сравнивается с эталонной кодовой комбинацией, Результат сравнения в виде логической "1"(комбинация принята верно) или логического "0" (комбинация принята с необнаруженной ошибкой) поступает на информационный вход регистра 4 сдвига, на управляющий вход которого поступает синхронизирующий сигнал с первого выхода блока 7 синхронизации. Блок 7 синхронизации по сигналам с аппаратурь; передачи данных осуществляет синхронизацию устройства с принимаемой информацией и выдает следующие сигналы: на первом выходе— импульсы с частотой. соответствующей поступлению кодовых комбинаций, на втором выходе — сигналы с частотой, равной частоте поступления блоков информации, на третьем выходе — сигналы, соответствующие тактовой частоте (частота элементарных посылок сигнала). Таким образом, результат приема кодовой комбинации записывается в регистр 4 сдвига. При приеме очередной кодовой комбинации результат ее приема снова записывается в первый разряд регистра 4 сдвига, а результат приема предыдущей передвигается в следующий разряд и т.д. Таким образом, после заполнения регистра 4 сдвига, разрядность которого равна числу кодовых комбинаций в блоке информации, в нем оказывается записанной информация о результатах приема всех комбинаций, составляющих блок данных.

С выхода канала связи (не показан) дискретный сигнал поступает на вход интегратора 5, с выхода которого постоянное напряжение, соответствующее амплитуде информационных импульсов, поступает на вход аналого-цифрового преобразователя

6, где преобразуется в цифровой код. Одновременно на выходе детектора 9 ошибок, где записана эталонная последовательность импульсов, сравниваемая с принимаемой из канала связи, снимается поток ошибок (несовпадений) эталонного и принятого сигналов, которые (ошибки) подсчитываются счетчиком 10 ошибок, В момент окончания очередного кодового блока данных блок 7 синхронизации формирует импульс на втором выходе и в устройстве осуществляются следующие операции; по разрешающему сигналу с блока синхронизации АЦП 6 выдает код уровня сигнала на первую шину адресов; информационный сигнал об окончании очередного блока поступает на первый блок 11 регистрации (на его информационный вход); этот же сигнал поступает на вторые управляющие входы всех блоков регистрации; по раз1658395 решающему сигналу с блока 7 синхронизации на выходе элемента И 8 появляется единичный сигнал в том случае. когда все кодовые комбинации данного блока данных приняты верно, и этот сигнал поступает на информационный вход второго блока 12 регистрации. Таким образом, по сигналу окончания очередного блока в блоки регистрации записывается по адресу, сформированному АЦП 6, следующя информация: в 1 первый блок 11 регистрации — факт приема блока данных (с текущим уровнем сигнала), во второй блок 12 регистрации — факт правильного (или неправильного) приема блока данных (соответственно — "1" или "0"), в блоки регистрации дополнительные 13

13, — информация об ошибках, их числа, в данном блоке. Эта информация формируется на соответствующем выходе дешифратора 14, связанного по входам со счетчиком 10 ошибок, который затем, после записи его данных по текущему блоку информации сбрасывается в исходное нулевое состояние, В блоках регистрации, номера ячеек которых соответствуют адресам, формируемым АЦП 6, эта информация суммируется с предыдущей и таким образом по мере передачи блоков данных происходит раздельное (для каждого уровня сигнала, соответствующего отличающемуся от других по значению коду с выхода АЦП 6) запоминание информации о группах блоков с разными уровнями сигнала. Это происходит следующим образом.

В период получения измерительной информации в блоке управления (фиг. 3) триггер 24 находится в нулевом состоянии, а счетчик 23 общего числа переданных блоков, обнуленный перед началом сеанса измерений, подсчитывает число переданных блоков. Сигналом с триггера 31, поступающим на коммутаторы 18 (фиг. 2) всех блоков регистрации в качестве управляющего сигнала, обеспечивается коммутация на выход коммутаторов. адресного сигнала, поступающего с выхода АЦП 6 (фиг. 1). Этот сигнал задает адрес ячейки памяти каждого блока регистрации. соответствующей текущему уровню сигнала, Общее число ячеек блоков памяти во всех блоках регистрации равно числу различных уровней сигнала, т.е. числу различных кодов, которые могут формироваться на выходах АЦП 6. В момент окончания блока данных по выходу блока регистрации сначала обеспечивается запись текущего значения кода в ячейке памяти, заданной адресом с АЦП в регистр 20 хранения (фиг. 2), Уровень сигнала с формирователя 22 в исходном состоянии соответствует уровню сигнала "Чтение" по входу чтения (записи блока памяти). После записи текущего значения соответствующей величины в регистр 20 хранения формирователь

5 22 выдает сигнал "Запись записи блока 19 памяти и одновременно выдает сигнал, разрешающий считывание информации с выхода сумматора 21, на информационный вход которого поступает либо "единица", либо

0 "нуль" — в зависимости от того или иного исхода передачи блока.

Таким образом, при окончании блока по адресу, соответствующему текущему уровню сигнала иэ блока 19 naMs и, выбирается

15 по двунаправленной шине д нных значение соответствующего парамет з, записывается в регистр 20 хранения, а з тем по сигналу с формирователя 22 значение текущее параметра складывается со значением сигнала, 20 поступившего на информационный вход и по открывшемуся сигналом с формирователя 22 выходу сумматора 21. Результат сложения снова записывается по сигналу

"Запись" с формирователя 22 на вход чте25 ния (записи блока 19 памяти в соответствующую ячейку блока памяти).

После окончания сеанса измерения, задаваемого модулем счета счетчика общего числа переданных блоков в блоках

30 регистрации, записана следующая информация (уже рассортированная по уровням информационного сигнала, снимаемым в виде набора кодов с АЦП): в первом блоке

11 регистрации в соответствующих ячейках

35 хранятся числа, соответствующие количествам переданных блоков при данном уровне сигнала; во втором блоке 12 регистрации хранятся соответствующие числа правильно принятых блоков; в дополнительных

40 блоках регистрации хранятся также рассортированные числа, соответствующие количествам блоков с -кратными ошибками, где (i = 1, n).

После окончания сеанса измерения

45 счетчик 23 (фиг. 3) выдает сигнал, переключающий триггер 24 в "единичное" состояние. При этом с выхода триггера 24 на коммутаторы всех блоков регистрации начинает поступать сигнал, переключающий их

50 выходы на входы, соединенные с выходами счетчика 26 текущего адреса блока управления. Разрешающий сигнал с триггера открывает элемент И 25 блока управления, через который на счетчик 26 начинают поступать

55 импульсы с генератора 27. Частота импульсов может быть выбрана такой, чтобы обеспечить работу блока 16 деления (фиг. 1) и блока 17 индикации, в качестве которого может выступать, например, цифро-печатающее устройство, требующее определенно 658395 го времени на отображение поступающей на него информации, С каждым сигналом, поступившим теперь с генератора 27 импульсов (фиг, 3) через элемент И 25 на счетчик 26. с выходов счетчика 26 поступает на блохи регистрации код соответствующей ячейки. Одновременно с выхода триггера 24 на блок синхронизации по выходу поступает сигнал, блокирующий оаботу блока 7 синхронизаЦии (фиг. 1) и вГего устоОЙГтва. зд искл ючением блоков регистрации, бппкл 16 деления и блока 17 индикации, При формировании очередного адреса со счетчика 26 (фиг 3) (его емкость равна количеству ячеек блоков памяти и количеству уровней сигналов с выхода АЦП1, с выходов первого и второго блоков 11, 12 памяти (фиг. 1) в блок 16 деления оступают соответственно общее количество блоков, переданных во время сеанса измерения при данном уровне сигнала в канале связи и число правильно принятых блоков, Второе число в блоке 16 деления делится на первое и результат деления поступает в блок 17 индикации. Одновременно в блок индикации с дополнительных блоков 13 памяти поступают коды, соответствующие числу ошибок определенной кратности для данного уровня сигнала, имеющихся в блоках за время сеанса измерения.

Таким образом, при работе данного устройства (после интервала индикации можно снова начать измерение, так как сигнал со счетчика 26 (фиг. 3) после прохождения всех его значений устанавливает счетчик 23 и триггер 24 блока 15 управления (фиг. 1) в

ИСХОДНОЕ СОСтаяНИЕ) ОбЕГПЕЧИВавгСя УСтранение этапа сортировки данных, так как сортировка происходит автоматически но время получения измерительной информации.

Формула изобретения

1. Устройство для определения достоверности передачи дискретной информации, содержащее датчик сигнала текста, выход которого через канал связи подключен к входу аппаратуры передачи данных, последовательно соединенные блок сравнения кодов, вход которого соединен с выходом аппаратуры передачи данных, регистр сдвига и элемент И, блок синхронизации, первый вход которого соединен с выходом аппаратуры передачи данных, первый выход соединен с управляющим входом регистра сдвига, а второй выход с одним из входов элемента И, последовательно соединенные интегратор, вход которого соединен

l0

55 с входом аппаратуры передачи данных и аналого-цифровой и реобра за вате л ь, уп оавляющий вход которого соединен с вторым выходом блока синхронизации, счетчик ошибок, последовательно соединенные блок управления, блок деления и блок индикации, о тл и ч а ю ще е с я тем, что. с целью повышения быстродействия, введены детектор ошибок, вход которого соединен с входом интегратора, второй вход соединен с другим входом блока сравнения кодов и третьим выходом блока синхронизации, а выход соединен с входом счетчика ошибок, другой вход которого соединен с вторым выходом блока синхронизации и входом блока управления, дешифратор, вход которого соединен с выходом счетчика, первый блок регистрации, информационный вход которого соединен с вторым выходом блока синхронизации, а выход со вторым входом блока деления, второй блок регистрации, информационный вход которого соединен с выходом элемента И, а выход соединен с третьим входом блока деления, и дополнительных блоков регистрации, информационные входы которых соединены с соответствующими выходами дешифратора, а выходы соединены с соответствующими входами блока индикации, причем первые адресные входы всех блоков регистрации соединены с выходом аналогоцифрового преобразователя, вторые адресные входы соединены с вторым выходом блока управления, выход которого соединен с вторым входом блока синхронизации, и первыми управляющими входами всех блоков регистрации, вторые управляющие входы которых соединены с вторым выходом блока синхронизации.

2. Устройство по и, 1, о т л ич а ю ще ес я тем, что каждый блок регистрации содержит последовательно соединенные коммутатор, первый и второй входы которого являются соответственно первым и вторым адресными входами блока регистрации, а третий вход является первым управляющим входом блока регистрации, и блок памяти, последовательно соединенные регистр хранения и сумматор, выходы которого соединены с входами регистра хранения и двунаправленной шиной блока памяти, являющейся выходом блока регистрации, формирователь, вход которого соединен с управляющим входом регистра хранения, являющегося вторым управляющим входом блока регистрации, а выход соединен «= управляющим входами блока памяти и сумматора, второй вход которого является информационным входом блока регистрации.

1658395

ФРГ. 2

Составитель В.Курлов

Редактор В.Бугренкова Техред М,Моргентал Корректор О,Кравцова

Заказ 1722 Тираж 399 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб„4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101

3. Устройство по и. 1, о т л и ч а ю щ е ес я тем, что блок управления содержит последовательно соединенные счетчик, вход которого является входом блока управления, триггер, выход которого является первым выходом блока управления. элемент И и счетчик текущего адреса, выход которого является вторым выходом блока управления, второй выход соединен с вторыми входами счетчика и триггера, и генератор, 5 выход которого соединен с вторым входом элемента И.