Устройство для адресации блоков памяти

Устройство для адресации блоков памяти

Иллюстрации

Показать все

Реферат

 

Изобретение относится к вычислительной технике и может быть использовано для адресации к блокам памяти. Целью изобретения является упрощение устройства и расширение функциональных возможностей за счет реализации режима обращения к блокам памяти как по возрастанию, так и по убыванию адресов формирования признака переполнения. Устройство содержит регистр 1 адреса, дешифратор 2, группу N переключателей 3, группу N элементов 4 коммутации первого типа, группу N элементов 5 коммутации второго типа, шифратор 7, группу N элементов И-ИЛИ 9, дополнительный переключатель 10, дополнительный элемент 11 коммутации второго типа и дополнительный элемент И-ИЛИ 12. 1 ил.

СОЮЗ СОНЕтСНИХ

С0ЦИАЛИСтИЧЕСНИХ

1 ЕСГь ЬЛин (51)5 G Об F 12/00

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМ

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ .

1 (21) 4678634/24 (22) 14.04.89 (46) 07.07.91. Бюп. У ?5 (72) О.А.Титов и О.И. Гордиенко

{53) 681.325(088.8) (56) Авторское свидетельство СССР

Ф 1388877, кл . G 06 F 12/00, 1986 .

Авторское свидетельство СССР

Ф 1573458, 30.01.89. (54) УСТРОЙСТВО ДЛЯ АДРЕСАЦИИ БЛОКОВ

ПАМЯТИ (57) Изобретение относится к вычислительной технике и может быть использовано для адресации к блокам памяти.

Целью изобретения является упрощение

„„80„„1661774, А 1

2 устройства и расширение функциональных возможностей sa счет реализации режима обращения к блокам памяти как по возрастанию, так и по убыванию адресов формирования признака переполнения. Устройство содержит регистр 1 адреса, дешифратор 2, группу и переключателей 3, группу и элементов 4 коммутации первого типа, группу и элементов 5 коммутации второго типа, шифратор 7, группу и элементов И-ИЛИ

9, дополнительный переключатель 10, дополнительный элемент 11 коммутации второго типа и дополнительный weмент И-ИЛИ 12. 1 ил.

1661 774

Устройство работает следующим образом.

Переключатели 3 устанавливаются в состояния, соответствующие состояниям блоков памяти. Сигнал высокого уровня (BY) на.выходе переключателей соответствует состоянию "Блок вклю-: чен" (" Годен" ), сигнал низкого уровня (НУ) — "Блок выключен" ("Нв годен").

Рассмотрим работу устройства в режиме обращения к блокам памяти по возрастанию адресов.

Соглаано адресу, который хранится в регистре 1 адреса, íà i"ê выходе дешифратора 2 формируется сигнал BY, который активирует выбранный х-й элеИзобретение относится к вычислительной технике и может быть использовано для адресации к блокам памяти.

Цель. изобретения — упрощение устройства и расширение Функциональных возможностей эа счет реализации режима обращения к блокам памяти как по возрастанию, так и по убыванию адресов и Формирования признака переполнения.

На чертеже представлена функциоНальная схема устройства для адресаЦии блоков памяти.

Устройство содержит регистр 1 адре- 5 ,а, дешифратор 2, группу п переклю1ателей 3, группу п элементов 4 коммутации первого типа (ЭК1), группу п элементов 5 коммутации второго типа (ЭКТОР), адресный вход б, шифратор 7, 2п адресный выход 8, группу п элементов

-ИЛИ 9, дополнительный переключаель 10, дополнительный элемент 11 коммутации. второго типа, дополнительный элемент И-ИЛИ 12, вход 13 управ- 25 ления и выход 14 переполнения.

Элемент И-ИЛИ реализует логическую Функцию F=A+B.Ñ, где А,В,С вЂ” логическое состояние сигналов на 1-м, -м, 3-м входе соответственно.

ЭК I-ro типа реализует следующие логические функции: на первом выходе L=F, на втором выходе М=Н К, где Н, К вЂ” логическое состояние на первом и втором входах соответственно.

Элемент коммутации II-ro типа представляет собой мультиплексор, подключающий по сигналу на управляющем входе к выходу сигналы либо 40 с первого, либо с второго входов. мент И-ИЛИ, на выходе которого уста".. навливается BY.

Если на выходе. i-ro элемента И-ИЛИ установлен ВУ, а следующий (i+1)-й переключатель включен, то на выходе следующего (i+1)-го ЭК II, втором входе и втором выходе ЭК I формируются ВУ, а на первом выхо-; де (i+1)-го ЭКТ НУ,задающий НУ и на выходе следующего (i+1)-ro элемента

И-ИЛИ.

Таким образом, на втором выходе следующего (i+1)-ro ЭК I Формируется

ВУ сигнала адреса следующего работоспособного блока памяти, который затем кодируется в шифраторе 7 и в двоичном коде поступает на выход устройства. При этом на всех остальных входах шифратора 7, вторых выходах ЭК I установлен НУ. Если же дешифратор 2 активирует последний п-й выход, на выходе n-ro элемента И-ИЛИ, выходе 14 переполнения устройства Формируется

BY, одновременно сигнал BY поступает на первый вход дополнительного ЭК II а также на выход 14 переполнения и второй вход дополнительного элемента

И-ИЛИ. Если дополнительный и первый переключатели включены, то на втором выходе первого ЭК I формируется BY который затем поступает в шифратор.

Если (i+1)-е переключатели, последующие за выбранным i-м выходом дешифратора 2, выключены, то на выходе одного иэ 3K I, соответствующего какому-либо следующему включенному блоку памяти устанавливается ВУ.

Если последний и-й переключатель выключен, то на втором выходе n-ro

ЭК I формируется НУ, а на выходе n-ro элемента И-ИЛИ, дополнительном ЭК II> выходе 14 переполнения устройства—

ВУ, что показывает переполнение устройства. При этом, если дополнительный и первый переключатели включены, на выходе дополнительного элемента

И-ИЛИ и втором выходе первого ЭК I устанавливается ВУ, происходит обращение к 1-му входу шифратора 7.

Работа предлагаемого устройства адресации в режиме обращения к блокам памяти по убыванию адресов проис-. ходит аналогичным образом, как и прй обращении по возрастанию адресов, за, исключением порядка коммутации элементов И-ИЛИ, ЭК I- u II-ro типов между собой, которая реализуется по

16617

Формула и з о б р е т е н и я

Составитель С.Болтышев

Редактор В.Бугренкова Техред А.Кравчук Корректор Н.Ревская

Заказ 2 125 Тираж 398 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Иосква, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", r.Óàroðoä, ул. Гагарина,101 ранее описанному алгоритму по сигна-лу управления возрастания — убываниями адресов, поступающему на управляющие входы ЭК II.

В режиме обращения к блокам памяти по убыванию адресов по адресу, содержащемуся в регистре 1 адреса, предлагаемое устройство формирует адрес следующего включенного блока памяти с меньшим адресом. При выбранном нулевом выходе дешифратора 2 на выходе дополнительного элемента И-HJIH 12 втором входе п-ro ЭК I втором входе

n-ro элемента И-ИЛИ 9 устанавливает15 ся ВУ.

Если и-й переключатель включен, то на. выходе и-го элемента И-ИЛИ 9 формируется НУ, а на втором выходе

n-ro ЭК I и íà и-м входе шифратора 7 20

8У. Таким образом происходит адресация к следующему работоспособному. блоку памяти (п-му).

Таким образом, ь-му адресу обращения в предлагаемом устройстве всегда 25 соответствует i-й блок памяти из числа неотключенных и незанятых блоков памяти. Предлагаемое устройство реализует режимы обращения к блокам памяти как по возрастанию, так и по убыванию адресов и формирует признак переполнения.

Устройство для адресации блоков

35 памяти, содержащее регистр адреса, дешифратор, группу и переключателей, группу и элементов коммутации первого типа, группу п элементов коммутации 40 второго типа, шифратор адреса, причем информационный вход регистра адреса является адресным входом устройства, выход регистра адреса является входом дешифратора, выход первого переключа- 45 теля соединен с первым входом первого в группе элемента коммутации перво74

6 го типа, выход шифратора является адресным выходом устройства, о т л и— ч а ю щ е е с я тем, что, с целью упрощения устройства и расширения его функциональных возможностей за счет реализации режима обращения к блокам памяти как по возрастанию,так и по убыванию адресов и формирования при-, знака переполнения, в него введены дополнительный переключатель, дополнительный элемент коммутации второго типа и группа п элементов И-ИЛИ, причем нулевой выход дешифратора соединен с первым входом дополнительного элемента И-ИЛИ, а i-й выход дешифратора (где i=1,...,n) соединен с первым входом i-го элемента И-ИЛИ, второй вход которого является выходом i-го элемента коммутации второго типа, а третий вход i-ro элемента

И-ИЛИ соединен с первым выходом i-ro элемента коммутации первого типа, третий вход дополнительного элемента

И-ИЛИ соединен с выходом дополнительного переключателя, выход i-ro элемента И-ИЛИ соединен с первым входом (i+1)-ro элемента коммутации второго типа, а также с вторым входом (i-, 1)-ro элемента коммутации второго типа, выход i-го переключателя является нер-.: вьм входом i-ro элемента коммутации первого типа, второй вход которого соединен с выходом i"ãî элемента коммутации второго типа, выход дополнительного переключателя является третьим входом первого элемента И-ИЛИ, второй выход i-го элемента коммутации первого типа является i-м входом шифратора, третий вход i-ro элемента ком мутации второго типа является входом управления устройства, выход дополнительного элемента коммутации второго типа соединен с вторым входом до-. полнительного элемента И-ИЛИ и являет-. ся выходом признака переполнения устройства.