Устройство для определения моментов включения тестовых проверок

Устройство для определения моментов включения тестовых проверок

Иллюстрации

Показать все

Реферат

 

Изобретение относится к вычислительной технике и может быть использовано для определения моментов времени включения тестовых проверок до обнаружения дефектов в аппаратуре. Цель изобретения - повышение достоверности результатов за счет определения моментов включения тестовых проверок при нечеткой исходной информации. Устройство содержит элементы задержки, счетчики импульсов, блок памяти результата, блок памяти констант, алгебраические сумматоры, генератор тактовых импульсов, блок сравнения, блок памяти допусковых уровней, формирователь импульсов, два блока деления, блок вычитания и два блока умножения. 2 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (н)5 G 06 F 15/20

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4713119/24 (22) 03.07.89 (46) 07.07.91. Бюл. ¹ 25 (72) Э.В. Борисов и С.И. Городилов (53) 681.3(088,8) (56) Авторское свидетельство СССР

¹ 285343,.кл, G 06 F 1/02, 1969.

Авторское свидетельство СССР

¹ 1283806, кл, G 06 F 7/26, 1985, (54) УСТРОЙСТВО ДЛЯ ОПРЕДЕЛЕНИЯ

МОМЕНТОВ ВКЛЮЧЕНИЯ ТЕСТОВЫХ

ПРОВЕРОК (57) Изобретение относится к вычислительной технике и может быть использовано для

Изобретение относится к вычислительной технике и может быть использовано для определения моментов времени включения тестовых проверок различной аппаратуры.

Цель изобретения — повышение достоверности результатов за счет определения моментов включения тестовых проверок при нечеткой исходной информации.

На фиг. 1 представлена схема устройства; на фиг, 2 — временные диаграммы, поясняющие его работу.

Устройство содержит вход 1 запуска, первый элемент 2 задержки, генератор 3 тактовых импульсов, счетчик 4 импульсов, блок 5 памяти результата, блок 6 памяти констант, третий алгебраический сумматор

7, второй блок 8 деления," первый блок 9 умножения, четвертый алгебраический сумматор 10, первый блок 11 деления, блок 12 вычитания, схему 13 сравнения, формирователь 14 импульсов, второй элемент 15 задержки, первый алгебраический сумматор 16, второй блок 17 умножения, второй алгебра„„5U ÄÄ 1661784 А1 определения моментов времени включения тестовых проверок до обнаружения дефектов в аппаратуре. Цель. изобретения — повышение достоверности результатов за счет определения моментов включения тестовых проверок при нечеткой исходной информации. Устройство содержит элементы задержки, счетчики импульсов, блок памяти результата, бюлок памяти констант, алгебраические сумматоры, генератор тактовых. импульсов, блок сравнения, блок памяти допусковых уровней, формирователь импульсов, два блока деления, блок вычитания и два блока умножения. 2 ил.

1. ический сумматор 18, блок 19 памяти допусковых уровней.

Работа устройства основана на вычис- ф лении функции принадлежности времени включения тестовых проверок для обнаружения дефектов аппаратуры

0 ао — <ъ ао +-0о ° аеаЬ при t>4 а +al а — g V где ась,ао,а0 — - постоянные коэффициенты, QQ характуриэующие центр группирования и ф разброс возможных значений интенсивности обнаружения дефектов Ои начальной вероятности необнаружения дефектов

Ро (фиг. 2).

С учетом выбираемого допускового уровня Од по функции принадлежности можно количественно оценить момент времени тд включения тестовых проверок до .появления дефекта и реализовать возможность упреждения последствий дефекта (фиг. 2в). В устройстве блок 19 памяти допу3

1661784 схемы 13 сравнения и формирует на выходе импульс (фиг, 2д), который поступает на управляющий вход блока 5 памяти результата, в котором запоминается искомое время <д

Импульс с выхода формирователя 14 импульсов поступает также на второй элемент

15 задержки (задерживается сигнал на малое время срабатывания блока 5 памяти результата), выход которого соединен с входом обнуления счетчика 4 импульсов и одновременно с входом останова генератора 3. После формирования сигнала "Останов" устройство прекращает работу.

Формула изобретения

Устройство для определения моментов включения тестовых проверок, содержащее генератор тактовых импульсов, выход кото45

55 сковых уровней задает уровень Од, а блок, 6 памяти констант — коэффициенты а, аь

Оо Я.

Работа устройства начинается с подачи запускающего импульса с входа 1 на вход 5 начальной установки счетчика 4 и вход элемента 2 задержки, Сигнал начальной установки, равный значению времени левой границы указанного условия, сформирован последовательно соединенными блоком 6 10 памяти констант, алгебраическими сумматорами 7 и 10, на выходе блока формируется а,-а, величина ., поступает на вход счетai +g чика 4 времени и запоминается в нем, 15

Запускающий импульс задерживается элементом 2 задержки на время начальной установки счетчика 4 импульсов, после чего поступает на вход запуска генератора 3, импульсы которого с постоянной частотой 20 (фиг. 2г) поступают на счетный вход счетчика

4. Счетчик 4 импульсов формирует временную шкалу, текущее (возрастающее) значение времени, начиная с времени левой границы указанного условия, Текущее значе- 25 ние времени поступает на информационный вход блока 5 памяти результата и первые входы блоков 9 и 17, на вторые входы которых подаются соответствующие сигналы от блока 6. В блоке 9 формируется число ti g, а 30 в блоке 17 — tea . Сумматоры 16 и 18 и блок ,11 формируют число, равное значению, стоящему под знаком модуля в указанном условии, а на выходе блока 12 появляется значение функции принадлежности.

Схема 13 сравнения при равенстве значения функции принадлежности допусковому уровню Од, сформированного блоком 19 памяти допусковых уровней, формирует на выходе сигнал, который поступает на фор- 40 мирователь 14 импульсов. Формирователь

14 импульсов укорачивает сигнал с выхода рого соединен со счетным входом счетчика импульсов, схему сравнения, о т л и ч а ющ е е с я тем, что, с целью повышения достоверности результатов эа счет определения моментов включения тестовых проверок при нечеткой исходной информации, оно дополнительно содержит два блока деления, два блока умножения, блок памяти констант, блок памяти допусковых уровней, блок памяти результатов, четыре алгебраических сумматора, формирователь импульсов, два элемента задержки, блок вычитания, причем вход записи начальных условий счетчика импульсов и вход первого элемента задержки объединены и являются входом запуска устройства, выход первого элемента задержки подключен к входу запуска генератора тактовых импульсов, вход останова которого и вход обнуления счетчика импульсов объединены и подключены к выходу второго элемента задержки, вход которого соединен с выходом формирователя импульсов и входом записи блока памяти результатов, информационные входы которого подключены соответственно к разрядным выходам счетчика импульсов и первым информационным входам первого и второго блоков умножения, выход первого блока умножения соединен с первым информационным входом первого алгебраического сумматора, выход которого соединен с первым информационным входом первого блока деления, выход которого подключен к информационному входу блока вычитания, выход которого подключен к первому информационному входу схемы сравнения, второй информационный вход которой подключен к выходу блока памяти допусковых уровней, а выход "Равно" схемы сравнения соединен с входом формирователя импульсов, первый выход блока памяти констант соединен с первыми информационными входами второго и третьего алгебраических сумматоров, выходы которых подключены соответственно к второму информационному входу первого блока деления и первому информационному входу второго блока деления, выход которого соединен с информационным входом счетчика импульсов, второй выход блока памяти констант подключен к вторым информационным входам первого и третьего алгебраических сумматоров, третий выход блока памяти констант соединен с первым информационным входом четвертого алгебраического сумматора и вторым информационным входом второго блока умножения, выход которого соединен с вторым информационным входом второго алгебраического сумматора, а четвертый выход блока памяти констант подключен к

1661784 второму информационному входу первого блока умножения и второму информационному входу четвертого алгебраического сумtg

Фиг. Г

Составитель В. Фукалов

Техред М.Моргентал Корректор 3. Лончакова

Редактор А. Козориз

Заказ 2126 Тираж 411 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101

8brg flf

У матора, выход которого соединен с вторым информационным входом второго блока деления.