Многоканальный коммутатор

Многоканальный коммутатор

Иллюстрации

Показать все

Реферат

 

Изобретение относится к радиоэлектронике, в частности к электронной коммутационной технике. Цель изобретения - упрощение конструкции и повышение надежности за счет устранения возможности возникновения неоднозначности в работе коммутатора. Многоканальный коммутатор содержит блок 1 формирования адреса канала, таймер 2, распределитель 3 импульсов, блок 4 управления, ключевой элемент 5, источник тока 6, информационную магистраль 7, шины 8 питания, а также в каждом канале 11.1 - 11.N D-триггер 14, первый и второй ключевые элементы 12 и 13 и источник 15 информации. Выход таймера 2 подключен к синхронизирующим входам D-триггеров 14 каналов 11.1 - 11.N, а один из входов - к выходу генератора 10 тактовых импульсов. Таймер 2 содержит регистры по числу каналов и в соответствии с кодами, записаными в них, осуществляет задержку поступления очередного тактового импульса генератора 10 на синхронизирующие входы D-триггеров 14. Благодаря этому может изменяться длительность опроса источников 15 информации. 1 з.п. ф-лы, 3 ил.

союз советских

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (51)5 Н 03 К 17/00

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

6 (21) 4736995/21 (22) 07.08.89 (46) 07.07.91. Бюл. N. 25 . (72)Н.А.Алексашкин и В.П.Гузь (53) 621.382 (088.8) (56) Авторское свидетельство СССР

N. 1051713, кл. Н 03 К 17/56, 1982.

Авторское свидетельство СССР

Ф 1541764, кл. Н 03 К 17/00, 1988. (54) МНОГОКАНАЛЬНЫЙ КОММУТАТОР (57) Изобретение относится к радиоэлектронике, в частности к электронной коммутационной технике. Цель изобретения— упрощение конструкции и повышение на. дежности за счет устранения возможности возникновения неоднозначности в работе коммутатора. Многоканальный коммутатор содержит блок 1 формирования адреса ка„„53J 1661986 А1 нала, таймер 2, распределитель 3 импульсов, блок 4 управления, ключевой элемент 5, источник 6 тока, информационную магистраль 7, шины 8 питания, а также в каждом канале 11.1 — 11.N D-триггер 14, первый и второй ключевые элементы 12 и 13 и источник 15 информации. Выход таймера 2 подключает к синхронизирующим входам

D-триггеров 14 каналов 11.1-11.N, а один из входов — к выходу генератора 10 тактовых импульсов. Таймер 2 содержит регистры.по числу каналов и в соответствии с кодами, записанными в них, осуществляет задержку, .поступления очередного тактового импульса генератора 10 на синхронизирующие входы D-триггеров 14. Благодаря этому может изменяться длительность опроса источников 15 информации. 1 з,п. ф-лы, 3 ил.

1661 986

50

Изобретение относится к радиоэлектронике, в частности к электронной коммутационной технике, и может быть использовано в автоматических системах сбора информации.

Цель изобретения — упрощение устройства и повышение надежности за счет устранения воэможности возникновения неоднозначности в работе.

На фиг,1 — 3 представлены функциональные схемы многоканального коммутатора, таймера и блока формирования адреса каналов соответственно.

Многоканальный коммутатор (фиг.1) содержит блок 1 формирования адреса канала, таймер 2, распределитель 3 импульсов, блок 4 управления, ключевой элемент 5, источник 6 тока, информационную шину 7; шину 8 питания, общую шину 9, генератор 10 тактовых импульсов, выход которого соединен с входом блока 4 управления, выход которого подключен через ключевой элемент

5 и источник 6 тока к шине 8 питания, соединенной в каждом канале 11.1„...11. N c первым входом первого ключевого элемента 12, второй вход которого подключен к первому входу второго ключевого элемента

13 и выходу 0-триггера 14, а выход соединен с первым входом источника 15 информации, второй вход которого подключен к общей шине 9, а выход соединен с вторым входом второго ключевого элемента 13, выход которого подключен к информационной шине 7, причем вход сброса D-триггера 14 первого канала 11.1 соединен с входами сброса Dтриггера 14 остальных каналов 11.2,...,11.N и первым выходом 16 блока 1 формирования адреса канала, вход которого соединен с входом 17 адреса устройства, при этом выход 18 таймера подключен к синхровходам

0-триггеров 14 каналов 11,1 — 11,N и к входу распределителя 3 импульсов, выход которого соединен с информационным входом Dтриггера 14 первого канала 11.1 и первым входом 19 таймера 2, группа вторых входов

20.1 — 20М которого подключена соответственно к группе вторых выходов 21.1-21.N блока 1 формирования адреса канала, группа третьих входов 22.1-22.N соответственно к выходам D-триггеров 14 каждого канала 11.1-11.N, выход 0-триггера 14 которых, за исключением 0-триггера 14 последнего канала 11.N, связан с информационным входом D-триггера 14 последующего канала 11.2-11.N, четвертый вход 23 таймера 2 соединен с выходом генератора 10 тактовых импульсов, пятый вход

24 — с первым выходом 16 блока 1 формирования адреса канала, а шестой вход 25 — с информационным входом 26 устройства.

Таймер 2 (фиг.2) содержит группу элементов ИЛИ 27.1 — 27.Р и D-триггеров 28,1—

28 L дешифратор 29, первый 30 и второй 31 элементы ИЛИ, элемент И 32, элемент 33 задержки, триггер 34 режима, а также группы регистров 35.1 — 35,N, элементов 36.1—

36.N задержки, элементов И 37,1 — 37.N u ждущих мультивибраторов 38.1 — 38,N, входы которых соединены с соответСтвующими третьими входами 22.1 — 22.N таймера 2, а выходы — с первыми выходами соответствующих элементов И 37.1 — 37 N, вторые входы которых подключены к выходам соответствующих регистров 35.1 — 35.N, а одноименные разряды выходов элементов И

37.1 — 37.N соединены с входами соответствующих элементов ИЛИ 27,1 — 27.Р, выходы которых подключены к входу дешифратора

29 в соответствии с номерами разрядов на входах элементов ИЛИ 27,1 — 27;Р, при этом вторые входы 20,1 — 20.N таймера 2 соединены с соответствующими входами сброса регистров 35.1 — 35,N и через элементы

36.1 — 36.N задержки с входами записи регистров 35,1 — 35.N, информационные входы которых соединены между собой и с шестым входом 25 таймера 2, четвертый вход 23 которого соединен с первым входом элемента И 32 и синхровходами D-триггеров

28 1 — 28Л, выходы 0-триггеров 28.1-28.L — 1 соединены с информационными входами последующих 0 — триггеров 28,2 — 28.L, входы сброса 0-триггеров 28.1 — 28.L — 1, соединены между собой, с пятым входом 24 таймера 2 и с входом установки триггера 34 режима, вход сброса которого соединен с первым входом 19 таймера 2, а выход — с вторым входом элемента И 32, выход которого соединен с входом первого элемента ИЛИ 30, выход которого подключен к выходу 18 таймера 2, а второй вход соединен с выходом последнего D-триггера 28.L и через элемент

33 задержки с первым входом второго элемента ИЛИ 31, выход которого соединен с входом сброса последнего D-триггера 28.L, а второй вход — с пятым входом 24 таймера

2. При этом выходы дешифратора 29 в порядке убывания номеров подключены к входам установки D-триггеров 28.1 — 28.L — 1 так, что старший выход дешифратора 29 подключен к входу установки первого D-триггера

28,1, .а младший — к входу установки предпоследнего D-триггера 28Л вЂ” 1..

Блок 1 формирования адреса канала (фиг.3) устройства содержит группу ждущих мультивибраторов 39.1-39.N, выход первого из которых соединен с первым выходом

16 блока 1 формирования адреса канала, а выходы остальных подключены соответственно к группе вторых выходов 21.1 — 21.N

1661986 блока 1 формирования адреса канала, входы ждущих мультивибраторов 39.1-39.N 1 соединены гоответственно с выходами дешифратора 40, вход которого подключен к входу блока 1.

Многоканальный коммутатор работает следующим образом.

Началу опроса должно предшествовать введение в дешифратор 40 (фиг.3) кодовой комбинации "Начало работы", При этом на входе первого ждущего мультивибратора

39.1 формируется высокий уровень напряжения, который появляется на выходе 16, устанавливает в исходное состояние Dтриггеры 14, D-триггеры 28.1 — 28 L и триггер

34 режима. На прямых выходах О-триггеров устанавливается низкий уровень напряжения, на выходе триггера 34.режима — высокий. При этом ключевые элементы 12 и 13 оказываются запертыми, и источники 15 информации отключены от информационной шины 7. Длительности опроса источников информации в исходном режиме определяются периодом тактовой частоты генератора 10 тактовых импульсов и равны t>. Пусть необходимо увеличить длительность опроса источника информации 15 на К.1„, где К— число, вводимое по информационному входу 26 устройства в соответствующий регистр 35.1 — 35.N таймера 2. На вход дешифратора 40 блока 1 формирования адреса канала подается код номера канала, длительность опроса которого нужно изменить, При этом соответствующий ждущий мультивибратор 39.2 — 39,N+1 формирует импульс, поступающий на соответствующий второй вход 20.1-20.N таймера 2. Передний фронт импульса обнуляет соответствующий регистр 35.1 — 35.N, а через время задержки определяемое соответствующим элементом 36,1 — 36.N задержки, обеспечивает запись параллельного кода числа К в выбранный регистр, Генератор 10 тактовых импульсов формирует последовательность тактовых импульсов с периодом повторения Т. Сигналы тактовой частоты через элемент И 32, на втором входе которого высокий уровень напряжения, и первый элемент ИЛИ 30 поступают на синхронизирующие входы

0-триггеров 14 и распределитель 3, представляющий собой счетчик и выделяющий из последовательности входных импульсов каждый N-й импульс, где N — число источников информации. Сигнал, появившийся на выходе распределителя 3 импульсов. поступает на информационный вход D — триггера 14 первого канала 11.1, на синхронизирующем входе

55 которого в этот момент присутствует сигнал с выхода 18 таймера 2. 0-триггер 14 первого канала 11.1 переключается. на его выходе устанавливается высокий уровень напряжения, который открывает ключевые элементы

12 и 13 этого канала. В результате источник

15 информации первого канала 11.1 подключается к шине 8 питания и информационной шине 7. При этом ключевые элементы

12 и 13 остальных каналов заперты, и опрос других источников 15 информации не производится.

Передний фронт сигнала на выходе Dтриггера 14 вызывает срабатывание соответствующего ждущего мультивибратора

38.1 — 38.N, который формирует импульс, открывающий соответствующий элемент И

37.1-37.N. Так как i-й разряд входа дешифратора 29 соединен с выходом элемента

ИЛИ 27.i, обьединяющего i-e разряды выходов вторых элементов И 37.1-37,Р, параллельный код числа К, записанного в регистре 35.1 первого канала 11.1, через элемент И 37.1 и элемент ИЛИ 27.1 — 27,P поступает на вход дешифратора 29. В соответствии со значением числа К, записанным в регистре 35,1 — 35,N опрашиваемого канала, на определенном выходе дешифратора .29 формируется импульс. длительность которого зависит QT параметров соответствующего ждущего мультивибратора

38.1 — 38.N. Этот импульс передним фронтом устанавливает в единичное состояние соответствующий D-триггер 28.1-28.1 . Число Ртриггеров 28.1 — 28.L определяется количеством выходных разрядов дешифратора 29 и не больше L = 2 (так как в зависимости от величины К могут быть задействованы все или не все выходные разряды дешифратора 29). При этом старший разряд дешифратора 29, соответствующий

К к, соединен с первым D-триггером 28.1, а младший (соответствующий К=О) — с предпоследним D-триггером 28.L-1. Так как в этот момент триггер 34 режима сигналом с выхода распределителя 3 импульсов установлен в нулевое состояние, следующий импульс тактовой частоты генератора 10 тактовых импульсов не поступает через элементы И 32 и ИЛИ 30 на выход 18 та мера

2, а переключает соответствующий 0-триггер 28.1 — 28.L, находящийся в единичном положении. Следующий тактовый импульс вызывает переключение следующего Dтриггера 28,1 — 28.L, Процесс переключения этих триггеров повторяется до тех пор, пока не переключится последний D-триггер 28.L, выход которого через элемент ИЛИ 30 связан с выходом 18 таймера 2. Сигнал на выходе 18 таймера 2 своим передним фронтом

1661986

55 переключает О-триггеры 14 каналов, и начи-. нается on рос источника 15 информации следующего канала.

Значение числа К, записанного в регистр 35.1-35.N соответствующего канала, определяет выбор 0-триггера 28,1-28,L, местополо>кение которого в цепочке задает длительность опроса источника 15 информации данного канала 11.1 — 11.N.

Элемент 33 задержки, выход которого через элемент ИЛИ 31 соединен с входом сброса последнего 0-триггера 28.L, обеспечивает его принудительную установку в нулевое состояние через время т,1 и формирование выходного импульса последнего D-триггера 28.L. Принципиальная необходимость элемента 33 задержки обусловлена следующим. Пусть в два или несколько последовательных регистров

35,1-35.М записано значение К = О. С началом опроса первого канала, для которого К = О, переключается в единичное положение предпоследний D-триггер 28.L—

1. Следующий тактовый импульс переключает последний D-триггер 28.L, на выходе которого появляется единичный сигнал, который передним фронтом переключает Отриггер 14. Начинается опрос следующего канала, для которого К = О. Предпоследний

0-триггер 28,L-1 вновь переключается в единичное состояние, а следующий тактовый импульс подтверждает нахождение последнего D-триггера 28.L в единичном состоянии. Так как формирование нового переднего фронта сигнала на его выходе не происходит, следующего переключения Dтриггера 14 не произойдет.

Последовательность тактовых импульсов, вырабатываемая генератором 10 тактовых импульсов, поступает также на блок 4 управления, формирующий последовательность импульсов, длительностью и периодом повторения Т, которые поступают через ключевой элемент 5 на источник 6 тока, который включает питание каналов 11.1 — 11.К только на время их опроса tn. В паузе T-tn источник 6 тока отключен от всех каналов.

Число K можно записывать во время работы коммутатора в регистры 35.1-35.N любых каналов, в том числе и в те, где ранее было записано иное значение числа К, После того, как будет опрошен источник

15 информации последнего канала 11.N, распределитель 3 импульсов формирует новый импульс запуска для D-триггера 14 первого канала 11.1, и процесс сбора информации повторяется.

Формула изобретения

1. Многоканальный коммутатор, содержащий блок формирования адреса канала, таймер, распределитель импульсов, блок управления, ключевой элемент, источник тока, информационную шину, шину питания и общую шину, а также генератор тактовых импульсов, выход которого соединен с входом блока управления, выход которого подключен через ключевой элемент и источник тока к шине питания, соединенной в каждом канале с первым входом первого ключевого элемента, второй вход которого подключен к первому входу второго ключевого элемента и выходу О-триггера, а выход соединен с первым входом источника информации, второй вход которого подключен к общей шине, а выход соединен с вторым входом второго ключевого элемента, выход которого подключен к информационной шине, причем вход сброса D-триггера соединен с входами сброса D-триггеров остальных каналов и первым выходом блока формирования адреса канала, вход которого соединен с входом адреса устройства, отличающийся тем, что, с целью упрощения устройства и повышения надежности за счет устранения неоднозначности в его работе, выход таймера подключен к синхронизирующим входам Dтриггеров каналов и входу распределителя импульсов, выход которого соединен с информационным входом 0-триггера первого канала и первым входом таймера, группа вторых входов которого подключена соответственно к группе вторых выходов блока формирования адреса канала, группа третьих входов — соответственно к выходам Dтриггеров каждого канала, причем выход

О-триггера, за исключением D-триггера последнего канала. связан с информационным входом О-триггера последующего канала, четвертый вход таймера соединен с выходом генератора тактовых импульсов, пятый — с первым выходом блока формирования адреса канала, а шестой — с информационным входом устройства.

2. Коммутатор по п.1, о т л и ч а ю щ и йс я тем, что таймер содержит группы элементов ИЛИ и D-триггеров,.дешифратор, первый и второй элементы ИЛИ, элемент И, элемент задержки, триггер режима, а также группы регистров, элементов задержки, элементов И и ждущих мультивибраторов, входы которых соединены соответственно с третьими входами таймера, а выходы — с первыми входами элементов И, вторые входы которых подключены к выходам соответствующих регистров, а одноименные разряды выходов элементов И соединены с входами соответствующих элементов ИЛИ, 1661986

10 выходы которых подключены к входу дешифратора в соответствии с номерами разрядов на входах элементов ИЛИ, при этом вторые входы таймера соединены с соответствующими входами сброса регистров и че- 5 рез элементы задержки с входами записи регистров, информационные входы которых соединены между собой и с шестым входом таймера, четвертый вход которого соединен с первым входом элемента И и синхровхо- 10 дами D-триггеров, выходы которых соединены с информационными входами последующих D-триггеров, за исключением последнего, а.их входы сброса, за исключением последнего, соединены между собой, 15 с пятым входом таймера и входом установки триггера режима, вход сброса которого соединен с первым входом таймера-, а выход— с вторым входом элемента И, выход которого соединен с входом первого элемента

ИЛИ, выход которого подключен к выходу таймера, а второй вход соединен с выходом последнего О-триггера и через элемент задержки подключен к первому входу второго элемента ИЛИ, выход которого соединен с входом сброса последнего D-триггера, а второй вход — с пятым входом таймера, при этом разряды выхода дешифратора в порядке убывания номеров подключены к входам установки D-триггеров, кроме последнего, так что старший разряд выхода подключен к входуустановки первого О-триггера, а младший — к входу установки предпоследнего

D-триггера.

1661 986

Puz3

Составитель А.Чаховский

Редактор О.Головач Техред М.Моргентал Корректор И,Муска

Заказ 2136 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101