Парафазный одноразрядный комбинационный сумматор

Парафазный одноразрядный комбинационный сумматор

Иллюстрации

Показать все

Реферат

 

Изобретение относится к вычислительной технике и может быть использовано в процессорах ВМ. Цель изобретения - повышение надежности. В сумматоре с парафазными входами и выходами, содержащем элементы И-ИЛИ-НЕ 1 - 6 и элементы НЕ 7, 8, в котором прямые и инверсные входы первого и второго слагаемых соединены с входами элементов И-ИЛИ-НЕ 1 - 4, а прямые и инверсные входы переноса - с входами элементов И-ИЛИ-НЕ 5, 6, НЕ 7, 8, выходы элементов И-ИЛИ-НЕ 1, 2 соединены с входами элементов И-ИЛИ-НЕ 5, 6, выходы которых являются прямым и инверсным выходами суммы сумматора, а выходы элементов НЕ 7, 8 - с входами элементов И-ИЛИ-НЕ 3, 4, выходы которых являются прямым и инверсным выходами переноса, прямой и инверсный выходы суммы соединены с входами элементов И-ИЛИ-НЕ 4 и 3 соответственно. 1 ил.

СОЮЗ СОВЕТСКИХ сОциАлистических

РЕСПУБЛИК (s1)s G 06 F 7/50

ГОСУДАРСТВЕННЫИ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ а д а

I

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4627381/24 (22) 27.12.88 (46) 23.07.91. Бюл. М 27 (71) Ленинградский электротехнический институт В,И.Ульянова (Ленина) (72) H.À.Ãoëäèí, А.Ю.Кондратьев, В.А.Романовский и Б.С.Цирлин (53) 681.325.5 (088.8) (56) Авторское свидетельство СССР

bh 1410022, кл. G 06 F 7/50, 1986.

Справочник по цифровой вычислительной технике (процессоры и память). /Под ред, Б.Н.Малиновского. — Киев: Техника, 1979, с. 182, рис. 4.47б.

„„53J 1665372 А1 (54) ПАРАФАЗНЫЙ ОДНОРАЗРЯДНЫЙ

КОМБИНАЦИОННЫЙ СУММАТОР (57) Изобретение относится к вычислительной технике и может быть использовано в процессорах ВМ. Цель изобретения — повышение надежности. В сумматоре с парафазными входами и выходами, содержащем элементы И вЂ” ИЛИ-НЕ 1 — 6 и элементы НЕ 7, &, в котором прямые и инверсные входы первого и второго слагаемых соединены с входами элементов И-ИЛИ-НЕ 1-4, а прямые и инверсные входы переноса — с входами элементов И-ИЛИ-HE 5, 6, НЕ 7, 8, выходы элементов И вЂ” ИЛИ-НЕ 1, 2 соедине° вава (01 (Я

6д 3

1665372

10 ны с входами элементов И-ИЛИ-КЕ 5, 6, выходы которых являются прямым и инверсным выходами суммы сумматора, а выходы элементов НЕ 7, 8 — с входами элементов И-ИЛИ-НЕ 3, 4, выходы коИзобретение относится к вычислительной технике и может быть использовано в процессорах ЭВМ.

Цель изобретения — повышение надежности.

На чертеже представлена схема сумматора.

Сумматор содержит элементы И вЂ” ИЛИ—

НЕ 1 — 6 и элементы НЕ 7 и 8. На входы подаются значения а, а, Ь, b, р, р прямого и инверсного значений слагаемых и переноса, на выходах формируются значения s s, р1, р прямого и инверсного значений суммы и переноса.

Сумматор работает следующим образом, В исходном состоянии на прямых и инверсных входах первого и второго слагаемых имеются значения и1", т.е. a=a=b=b=1, а на прямом и инверсном входах переноса— значения ЬО", т.е. р=р=О. В результате на выходах элементов И вЂ” ИЛИ-НЕ 1 и 2 и элементов НЕ 7 и 8 имеются значения "О", "Ои и и1", и1и соответственно, а на выходах элементов И-ИЛИ-НЕ 5,6 и 3,4 — "1и„и1и и и0", иОи соответственно, т.е. .; s=s-1 и р =р =О, После того. как на входах первого и второго слагаемых и переноса установятся рабочие наборы значений, на выходах элементов И вЂ” ИЛИ вЂ” HE 1 и 2 появятся значения.в coo reуствии с лоцщ.сеими функциями ab ч аЬ = (а9 Ь) и аЬ v аЬ=(арЬ), а на выходах элементов И-ИЛИ-НЕ 5 и

6 в соответ вии с логическими нкц и я м и s = р(аЫ Ь) ч р aW) = à b(9 р и s

-И.ичг — %9т - ею .".. и инверсное значения суммы. На выходах элементов И вЂ” ИЛИ-НЕ 4 и 3 оеализуютсл логичеекие Щнкуии р -: аЬ v óü = аЬ ч р(а ч b} и $ = ab ч ps = аЬ ч р(а v Ь), т.е. формируются прямое и инверсное значения переноса.

Формула изобретения

Парафазный одноразрядный комбинационный сумматор, содержащий шесть элементов И-ИЛИ-НЕ, причем прямой вход первого слагаемого сумматора сое15

55 торых являются прямым и инверсным выходами переноса, прямой и инверсный выходы суммы соединены с входами элементов И-ИЛИ вЂ” НЕ 4 и З.соответственно.

1 ил. динен с первыми входами первых групп первого, второго и третьего элементов ИИЛИ вЂ” НЕ, прямой вход второго слагаемого сумматора соединен с вторыми входами первых групп первого и третьего элементов

И вЂ” ИЛИ вЂ” НЕ и с первым входом второй групп ы второго элемента И вЂ” ИЛ И вЂ” Н Е, ин версный вход первого слагаемого сумматора соединен с первым входом второй группы первого элемента И-ИЛИ-НЕ, с вторым входом второй группы второго элемента ИИЛИ-НЕ и с первым входом первой группы четвертого элемента И-ИЛИ-НЕ, инверсный вход второго слагаемого сумматора соединен с вторым входом второй группы первого элемента И-ИЛИ вЂ” НЕ и с вторыми входами первых групп второго и четвертого элементов И-ИЛИ вЂ” HE, прямой вход переноса сумматора соединен с первыми входами первых групп пятого и шестого элементов И-ИЛИ-НЕ, инверсный вход переноса сумматора соединен с первыми входами вторых групп пятого и шестого элементов И-ИЛИ-НЕ, выход первого элемента И вЂ” ИЛИ-НЕ соединен с вторым входом второй группы пятого элемента И-ИЛИ-НЕ и с вторым входом первой группы шестого элемента И-ИЛИ вЂ” НЕ, выход второго элемента И-ИЛИ-НЕ соединен с вторым входом первой группы пятого элемента

И-ИЛИ вЂ” НЕ и с вторым входом второй группы шестого элемента И-ИЛИ-НЕ, выходы пятого и шестого элементов И-ИЛИ-НЕ являются соответственно инверсным и прямым выходами суммы сумматора, выходы третьего и четвертого элементов И-ИЛИНЕ являются соответственно инверсным и прямым выходами переноса сумматора, о тл и ч а ю шийся тем, что, с целью повышения надежности, в сумматор введены два элемента НЕ, входы которых соединены соответственно с прямым и инверсным входами переноса сумматора, а выходы — с первыми входами вторых групп соответственно четвертого и третьего элементов ИИЛИ-НЕ, вторые входы которых соединены с выходами соответственно шестого и пятого элементов И-ИЛИ-НЕ.