Устройство цикловой синхронизации

Устройство цикловой синхронизации

Иллюстрации

Показать все

Реферат

 

Изобретение относится к технике передачи дискретной информации по каналам связи и может быть использовано в цифровых системах передачи с импульсно-кодовой модуляцией. Цель изобретения - сокращение времени восстановления синхронизма. Устройство цикловой синхронизации содержит дискретный обнаружитель 1, выделитель 2 тактовой частоты, первый, второй, третий и четвертый элементы совпадения 3 - 6, первый и второй элементы ИЛИ 7, 8, первый триггер 9, первый и второй элементы НЕТ 10, 11, накопитель 12 по выходу из синхронизма, накопитель 13 по входу в синхронизм, генераторное оборудование 14, делитель 15 частоты. Цель достигается введением пятого и шестого элементов совпадения 16, 17, второго, третьего и четвертого триггеров 18 - 20, третьего элемента ИЛИ 21. 1 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (и)ю Н 04 1 7/08

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

flO ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4718213/09 (22) 10.07.89 (46) 23.07.91. Бал. hh 27 (71) Ленинградский электротехнический институт связи им. проф. M.À.Áîí÷-Бруевича (72) Н.В.Гольцова (53) 621.394.662(088.8) (56) Левин Л.С., Плоткин М.А. Цифровые системы передачи информации, — М.: Радио и связь, 1982, с.97-103, рис.4.3.

„„5Q„„1665523 А1 (54) УСТРОЙСТВО ЦИЕЛОВОЙ СИНХРОНИЗАЦИИ (57) Изобретение относится к технике передачи дискретной информации по каналам связи и может быть использовано в цифровых системах передачи с импульсно-кодовой модуляцией, Цель изобретения— сокращение времени восстановления синхронизма. Устройство цикловой синхронизации содержит дискретный обнаружитель 1, выделитель 2 тактовой частоты, пеовый, вто1665523

50 рой, третий и четвертый элементы совпадения 3 — 6, первый и второй элементы ИЛИ 7, 8, первый триггер 9, первый и второй элемент НЕТ 10, 11, накопитель 12 по выходу из синхронизма, накопитель 13 по входу в

Изобретение относится к передаче дискретной информации по каналам связи и ( может быть использовано в цифровых системах передачи с импульсно-кодовой модуляцией, Цель изобретения — сокращение времени восстановления синхронизма, На чертеже представлена структурная электрическая схема устройства цикловой синхронизации.

Устройство цикловой синхронизации содержит дискретный обнаружитель 1, выделитель 2 тактовой частоты, первый 3, второй 4, третий 5 и четвертый 6 элементы совпадения, первый 7 и второй 8 элементы

ИЛИ, первый триггер 9, первый 10 и второй

11 элементы НЕТ, накопитель 12 по выходу из синхронизма, накопитель 13 по входу в синхронизм, генераторное оборудование

14, делитель 15 частоты, пятый 16 и шестой

17 элементы совпадения, второй 18, третий

19 и четвертый 20 триггеры, третий элемент

ИЛИ 21, Устройство цикловой синхронизации работает следующим образом.

Групповой сигнал из дискретного канала поступает на входдискретного обнаружителя 1, выполняющего функцию дешифратора определенной комбинации на каждом бите группового сигнала. Делитель-распределитель генераторного оборудования 14 в момент предполагаемого конца синхросигнала (опознанного на этом месте ранее), форми рует подставку под синхросигнал и эта подставка поступает на вход первого элемента

3 совпадения, и первого элемента НЕТ 10.

Наличие сигнала на выходе первого элемента

3 совпадения составляет реакцию системы типа "Отклик". Отсутствие синхросигнала в планируемый момент времени сопровождается появлением сигнала на выходе первого элемента НЕТ 10, что составляет сигнал

"Неотклик", Поступающие подряд сигналы

"Неотклик" суммируются в накопителе 12 по выходу из синхронизма до тех пор, пока не заполнится емкость накопителя и не поступит сигнал на вход третьего элемента 5 совпадения, Наличие сигнала "Отклик" приводит к появлению сигнала установки накопителя 12 по выходу из синхронизма в нулевое состояние, формирующегося на выходе первого элемента ИЛИ 7. синхронизм, генераторное оборудование, 14, делитель 15 частоты, Цель достигается введением пятого и шестого элементов совпадения

16, 17, второго, третьего и четвертого триггеров 18 — 20, третьего элемента ИЛИ 21. 1 ил, Параллельно формирование сигналов

"Отклик" и "Неотклик" осуществляется вторым элементом 4 совпадения и вторым элементом Н ЕТ 11. В этих элементах ожидается совпадение сигналов, появляющихся на выходах дискретного обнаружителя 1 и делителя 15 частоты. Последний работает в фазе с генераторным оборудованием 14 в период сохранения синфазности. Однако это устройство осуществляет оперативную подстройку в период восстановления фазы.

Появление первого сигнала "Неотклик" на выходе второго элемента Н ЕТ 11 анализирующего устройства цепи поиска синхронизма открывает первый триггер 9 и первый же сигнал структуры синхросигнала, пройдя через четвертый элемент 6 совпадения, устанавливает делитель 15 частоты в нулевое состояние. После этого первый триггер 9 закрывается, а накопитель 13 по входу в синхронизм, устанавливаемый в нулевое состояние сигналом с инверсного выхода первого триггера 9, записывает "1", поступившую с выхода четвертого элемента 6 совпадения через второй элемент ИЛИ 8. Следующий сигнал на выходе делителя 15 частоты появляется ровно через цикл и либо подтверждает наличие синхросигнала на тех же позициях в цикле, что сопровождается записью второй "1" в накопитель 13 по входу в синхросигнал, либо поиск начинается сначала. что сопровождается установкой накопителя 13 по входу в синхронизм в нулевое состояние сигналом с инверсного выхода первого триггера 9.

После заполнения емкостей накопителей 13 и 12 по входу и по выходу из синхронизма в момент поступления сигнала с выхода делителя 15 частоты сработает третий элемент 5 совпадения и через третий элемент

ИЛИ 21 устанавливается генераторное оборудование 14 в состояние нового синхронизма. Одновременно сигналом с выхода третьего элемента 5 совпадения через первый элемент ИЛИ 7 накопитель 12 по выходу из синхронизма устанавливается в исходное нулевое состояние, что соответствует готовности к следующей подстройке.

Одновременно с выхода дискретного обнаружителя 1 сигнал поступает на вход пятого элемента,1 6 совпадения, который проверяет наличие синхросигнала на позициях, смеж1665523

40 ных с позицией прежнего синхрониэма.Если в заданном интервале — на позициях со сдвигом (-2) — (+2) бита, определяемом третьим триггером 19, такой сигнал есть, то он проверяется на наличие в нем ошибки. Эту функцию выполняет шестой элемент 17 совпадения и второй триггер 18, Шестой элемент 17 совпадения пропускает сигнал от прибора контроля достоверности, фиксирующего наличие ошибок в канале, на первый вход второго триггера 18. Если ошибка есть, второй триггер 18 переходит в состояние

"1". На инверсном выходе при этом появляется "0", который закрывает пятый элемент

16 совпадения, Если ошибок нет, второй триггер 18 разрешает подстройку генераторного оборудования 14 мгновенно, не ожидая длительного накопления сигналов рассогласования. Подстройка осуществляется сигналом с выхода пятого элемента 16 совпадения через третий элемент ИЛИ 21.

В том случае, если пятым элементом 16 совпадения сигнал подстройки не выделяется, что говорит о наличии сбоя величиной свыше двух бит, поиск осуществляется как в известном устройстве.

Формула изобретения

Устройство цикловой синхронизации, содержащее дискретный обнаружитель, вход которого соединен с входом выделителя тактовой частоты и является входом устройства, а также первый, второй, третий и четвертый элементы совпадения, первый и второй элементы ИЛИ, первый и второй элементы НЕТ, накопитель по входу в синхронизм, накопитель по выходу из синхронизма, первый триггер, генераторное оборудование и делитель частоты, к первому входу которого и первому входу генераторного оборудования подключен выход выделителя тактовой частоты, при этом выход дискретного обнаружителя подключен к первым входам первого, второго и четвертого элементов совпадения, первого и второго элементов

НЕТ, выходы которых подключены соответственно к входу накопителя по выходу из синхронизма и первому входу первого триггера, прямой выход которого подключен к второму входу четвертого элемента совпадения, а инверсный выход первого триггера подключен к установочному входу накопителя по входу в синхронизм, к входу которого подключен выход второго элемента ИЛИ, причем выходы первого и второго злвмен.ов совпадения подключены к первым входам соответственно первого и второго элементов ИЛИ, выход первого элемента

ИЛИ подключен к установочному входу накопителя по выходу из синхронизма, выход которого и выход накопителя по входу в синхронизм подключены соответственно к первому и второму входам третьего элемента совпадения, выход которого подключен к второму входу первого элемента ИЛИ, при этом первый выход генераторного оборудования подключен к вт рым входам первого элемента совпадения и rtepeoro элемента

НЕТ, а выход четвертого элемента совпадения подключен к вторым входам второго элемента ИЛИ, первого триггера и делителя частоты, выход которого подключен к вторым входам второго элемента совпадения, и второго элемента НЕТ и к третьему входу третьего элемента совпадения, о т л и ч а ющ е е с я тем, что, с целью сокращения времени восстановления синхронизма, введены третий элемент ИЛИ, второй, третий и четвертый триггеры, пятый и шестой элементы совпадения, к первым входам которых подключены соответсгBi.íío выход дискретного обнаружителя и прямой выход четвертого триггера, при этом выход третьего элемента совпадения подключен к первому входу третьего элемента ИЛИ, к второму входу которого подключен выход пятnro элемента совпадения, к второму входу ко-. торого подключен инверсный выход второго триггера, к первому входу которого подключен выход шестого элемента совпадения, второй вход которого является входом контроля достоверности устройства, причем выход третьего элемента ИЛИ flopêëþ÷åè к второму входу генераторного оборудования, второй и третий выходы которого подключены к первым входам соответственно четвертого и третьего триггеров, к вторым входам которых и второму входу второго триггера подключен четвертый выход генераторного оборудования, а прямой выход третьего триггера подключен к третьему входу пятого элемента совпадения.