Устройство для программного управления

Устройство для программного управления

Иллюстрации

Показать все

Реферат

 

Изобретение относится к импульсной технике и может быть использовано в устройствах автоматики и вычислительной техники. Целью изобретения является экономия объема памяти устройства за счет уменьшения части объема избыточной информации путем введения дополнительных форматов с независимой выдачей кода временного интервала и кода операции с блока памяти при формировании "длинных" команд. Устройство содержит входной счетчик, дешифратор, выходной регистр, блок памяти, элемент задержки, счетчик адреса, вход синхронизации устройства, M регистров сдвига первой группы, N регистров сдвига второй группы, мультиплексор, дополнительный счетчик импульсов, два триггера, M регистров сдвига третьей группы, N регистров сдвига четвертой группы, элементы И - НЕ, ИЛИ, И, ИЛИ - НЕ. 2 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (я)5 G 05 В 19/18

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4738244/24 (22) 14.08.89 (46) 30.07,91, Бюл. М 28 (72) С.В.Омельченко (53) 621.503.55 (088,8) (56) Авторское свидетельство СССР

М 1252759, кл. G 05 В 19/18, 1985.

Авторское свидетельство СССР

М 1569804, кл, G 05 В 19/18, 1988. (54)УСТРОЙСТВО ДЛЯ ПРОГРАММНОГО

УПРАВЛЕНИЯ (57) Изобретение относится к импульсной технике и может быть использовано в устройствах автоматики и вычислительной техники. Целью изобретения является

Устройство для программного управления относится к автоматике и вычислительной технике и может быть использовано в качестве устройства управления системами в реальном масштабе времени.

Целью изобретения является экономия объема памяти устройства за счет уменьшения части объема избыточной информации путем введения дополнительных форматов с независимой выдачей кода временного интервала и кода операции с блока памяти при формировании "длинных" команд.

На фиг. 1 приведена структурная схема предлагаемого устройства; на фиг. 2 — временные диаграммы работы.

Устройство для программного управления содержит входной счетчик I импульсов, дешифратор 2, выходной регистр 3, блок 4 памяти команд, первый элемент 5 задержки. счетчик 6 адреса, вход 7 синхронизации 42 1667005 А1 экономия объема памяти устройства за счет уменьшения части объема избыточной информации путем введения дополнительных форматов с независимой выдачей кода временного интервала и кода операции с блока памяти при формировании "длинных" команд. Устройство содержит входной счетчик, дешифратор, выходной регистр, блок памяти, элемент задержки, счетчик адреса, вход синхронизации устройства, m регистров сдвига первой группы, и регистров сдвига второй группы, мультиплексор, дополнительный счетчик импульсов, два триггера, m регистров сдвига третьей группы, и регистров сдвига четвертой группы, элементы И вЂ” НЕ, ИЛИ; И, ИЛИ вЂ” НЕ. 2 ил. устройства, выходная шина 8, m регистров сдвига 9ъ "9m первой группы, и регистров сдвига 101...10П второй группы, мультиплексор 11, дополнительный счетчик 12 импульсов, первый 13 и второй 14 триггеры,.m регистров сдвига 151...15m третьей группы, и регистров сдвига 16ъ..16, четвертой группы, первый 17, второй 18 и третий 19 элементы И вЂ” НЕ, первый 20, второй 21 элементы ИЛИ, элемент И 22, четвертый элемент И вЂ” НЕ 23, элемент ИЛИ-НЕ 24, второй элемент 25 задержки, вход 26 установки устройства.

Устройство для программного управления работает следующим образом.

На фиг. 2 показан пример возможных временных диаграмм работы устройства, где а — вход 26 установки устройства; Ь— вход 7 синхронизации устройства; с — второй выход элемента 5 задержки (каскадное соединение одновибраторов); <1 — третий выход элемента 5 задержки (каскадное соединение одновибраторав); е — первый управляющий выход блока 4 памяти команд; f — второй управляющий выход блока

4 памяти команд; g — выхад триггера 13; h— выходэлемента И-НЕ 19; t — выходтри>тера

14; j — выход элемента И-НЕ 17; I< — выход элемента ИЛИ 21;! — выход элемента ИЛИ

20; m — выход элемента И-НЕ 18; и — первый выход первого элемента 5 задержки; о— выход переноса (заема) дополнительного счетчика 12 импульсов; р — выход элемента

И вЂ” НЕ 23.

На временных диаграммах показаны 39 позиций, которым соответствуют изменения режимов работы устройства.

На вход 26 установки устройства подается инверсный импульс, показанный на фиг. 2а, поз. 1, который устанавливает счетчик 6 адреса, второй триггер 14 и через элемент И вЂ” НЕ 23 устанавливает в единичное состояние по инверсному выходу триггер 13, сбрасывает первую 9!...9„, вторую

10!...10л, третью 15!... !5m. че-верту!а

16!...16л группы регистров сдвига.

На вход устройства поступает частота синхронизации устройства, показанная на фиг. 2b, поз, 2 и 3, которая, благодаря установке первого триггера 13 (фиг. 2d, паз. 1 и

2) поступает через элемент И 22 на вход разрешения выдачи данных блока 4 памяти команд и вход элемента 5 задер>кки. Происходит выдача данных с блока 4 памяти команд по адресу, задаваем!зму счетчиком 6 адреса, с активным состоянием на информационных выходах (ранее блок 4 памяти команд находится в режиме хранения информации по первой и второй информационным группам выходов, а также первому и второму управляющим вы><одам блока 4 памяти мог находиться в высскоимпедансном третьем состоянии, что позволяет экономить энергию, потребляемую устройством в интервалах между выдачами), чему соответствует фиг. 2е, f, поз, 2-5, Третье со =таяние показано на временных диаграммах штриховкой вида ХХХ.

Выходные (m + и + 2) — разрядные данные блока 4 памяти разбиты на первый управляющий выход. второй управляющий выход, первую m-разрядную группу выходов, вторую и-разрядную группу выходов.

В зависимости от кода,цвухразрядного признака формата на первом и втором управляющих выходах соответственна различают четыре вида формата выдачи данных с блока 4 памяти команд, Формат блока 4 памяти с нулевыми логическими признаками формата на управляющих выходах назыI10

25>

55 ьается обычным форматам, при этом, во второй и-разрядной группе с выхода блока 4 памяти выдается код интервала времени, а в первой m-разрядной группе с выхода блока 4 памяти выдается кад операции.

Формат блока 4 памяти с единичным логическим первым и нулевым логическим вторым признаками формата на первом и втором управляющих выхадах называется форматом временного интервала, при этом в первой rn-разрядной и второй и-разрядной группе выходов блока 4 памяти выдается (гл + n)-разрядный кад временного интервала, Формат блока 4 памяти с нулевым логическим первым и единичным логическим вторым признаками на пер "ом и втором управляющих выходах называется форматом кода операции, при этом, в первой

m-разрядной и второй и-разрядной группе выходов блока 4 памяти выдается (m + n)-р= çðÿäíûé код операции. Формат блока 4 памяти с единичным логическим первым и вторым признаками формата на первом и втором управляющих выходах называется обратным форматом, при этом, во второй и-разрядной группе с выхода блока

4 памяти выдается кад операции, а в первой

m-разрядной группе с выхода блока 4 памяти выдается код временного интервала.

Под "обычной" командой называется команда, формируемая выдачей одного обычного формата заданной длины, разрядность которой позволяет производить выдачу наиболее часто встречающихся команд с кадом Операции разряднОстью m и кодом интервалов времени между командами разрядностью и, С целью наиболее эффективного использсвания бло<а 4 памяти "длинные" команды, которые встречаются реже

"обычных" команд, выда>атся с блока памяти последовательно в виде формата операции, формата временного интервала, обратного формата, число каждого из которых может быть О, 1, 2, 3, 4 и Одной простой командой, завер нающей выдачу с блока 4 памяти.

В случае выдачи (формирования) простой команды с выхода блока 4 памяти элемент ИЛИ вЂ” НЕ 24 формирует на вход элемента И вЂ” НЕ 19, а также вход данных триггера 14 уровень логической единицы, так как на первом и втором входах элемента

ИЛИ вЂ” НЕ логические нули (фиг. 2е и f, позиции 2 — 4), Импульс, показанный на фиг. 2с, поз. 2 и 3, с второго выхода элемента 5 задержки через элемент И-НЕ 19 (фиг. 2h, поз. 2 и 3), поступают на вход записи информации (на1667005

40 (фиг, 2g, поз 10 — 12) 50 чальной установки) дополнительного счетчика 12 импульсов, который производит параллельную запись m-разрядного кода временного интервала с блока 4 памяти, а также на вход синхронизации выходного регистра 3, где по фронту " г " происходит запись и-разрядного кода операции с блока

4 памя-: и и нулевого кода с выходов вторых

101...10>, третьих 151...15 групп регистров сдвига, так как они установлены ранее. Код выходного регистра 3 поступает на вход дешифратора 2, который дешифрует информацию и выдает соответствующие команды на выходную шину 8.

Кроме того, импульс с выхода элемента

И вЂ” HE 19 с задержкой переворачивает триггер 13 (фиг. 2g, поз. 4), который запрещает прохождение частоты синхронизации устройства с входа 7 синхронизации устройства через элемент И 23 на вход элемента 5 задержки и на вход считывания блока 4 памяти, вследствие чего прекращается выдача данных с блока 4 памяти, Элемент 5 задержки завершает формирование импульса по первому выходу на счетный вход счетчика (фиг. 2п, поз. 6), который увеличивает (уменьшает в случае обратного счета) величину выходного кода, выдаваемого на адресные входы блока 4 памяти на единицу.

Триггер t4 установлен в исходное состояние (фиг. 2i, поз. 1 — 10) и, управляя первым мультиплексором 11, подключает входную частоту с входа 7 синхронизации устройства через мультиплексор 11 на счетный вход дополнительного счетчика 12 импульсов. В случае формирования простых команд выход переноса входного счетчика

1 отключен и он не принимает участия в формировании временного интервала, а поэтому здесь не рассматривается, На дополнительном счетчике 12 импульсов формируется временной интервал между текущей и последующей командой, который завершается формированием отрицательного импульса (фиг. 2с, поз. 9 и 10), на вход элемента 25 задержки и через элемент И вЂ” HE 23 производит начальную установку первой 91...9m, второй 10>...10п, третьей 151 15m, четвертой 161 16П групп регистров сдвига, устанавливает в единичное состояние триггер 13, который разрешает прохождение частоты синхронизации устройства с входа 7 синхронизации устройства на вход считывания блока 4 памяти и вход элемента 5 задержки. Начинается новая выдача да н н ы х.

В случае повторной выдачи простых команд с задержкой на элементе 25 задержки относительно импульса переноса дополнительного счетчика 12 импульсов происходит запись нулевого логического уровня элемента ИЛИ вЂ” НЕ 24 в триггер 14 (фиг. 2i, поз.

32). 8 дальнейшем работа устройства повторяется при поступлении обычных команд.

Рассмотрим работу устройства при использовании "длинной" команды. считывание которой осуществляется с первых и вторых групп выходов блока 4 памяти последовательно в виде составляющих частей команды с вышеуказанными видами форматов, при этом простой формат является эавершающей (последней) составляющей

"длинной" команды.

Пусть нэ выходе дополнительного счетчика 12 импульсов сформировался отрицательный импульс переноса (заема) (фиг. 20, поз Q и 10), который через элемент И вЂ” HE 23 (фиг. 2р, поз. 9 и 10) произвел начальную установку первых 91...9п, вторых 10ь..10П, третьих 15 .„15m, четвертых 16>...16„ групп регистров сдвига и установил в единичное состояние по инверсному выходу триггер

13, который разрешает прохождение импульсов синхронизации с входа 7 синхронизации устройства на вход элемента 5 задержки и вход считывания блока 4 памяти, который выдает информацию, соответствующую коду адреса счетчика 6 адреса, на первой и второй группе выходов, нэ первые и вторые управляющие выходы (фиг. 2е, f, поз. 10-13).

Так как первая составляюгцая данных, выдаваемых с блока 4 памяти, при использовании "длинной" команды отлична от простого формата, то на первом и втором управляющих выходах блока 4 памяти код признаков команд на первом и втором управляющих выходах блока 4 памяти отличен от 00, и поэтому на выходе элемента ИЛИ—

НЕ 24 при выдаче "длинных" команд с блока

4 памяти присутствует уровень логического нуля, и появление импульса на втором выходе первого элемента 5 задержки не приводит к изменению состояния триггера 13

Элемент 25 задержки с задержкой по отношению к импульсу переноса дополнительного счетчика 12 импульсов производит запись уровня логической единицы в триггер 14, который подключает выход переноса (заема) входного счетчика 1 к счетному входу дополнительного счетчика 12 импульсов, В случае выдачи формата временного ин ервэла, для которого код признака 10 с управляющих выходов блока 4 памяти и импульсы синхронизации с второго и третьего выходов первого элеменга 5 задержки проходят через элемент И-НЕ 17 и элемент

ИЛИ 21 на синхровходы сдвига первой

1667005

91...9m и четвеРтой 161„,16п, гРУпп РегистРов сдвига соответственно (фиг. 2J, k, поз, 1012). Таким образом, информация с первых и вторых групп выходов блока 4 памяти записывается со сдвигом информации в регистрах 91...9m в первые и четвертые 16>...16 групп регистров сдвига. Дагее блок 4 памяти прекращает выдачу данных, а первый элемент 5 задержки завершает формирование импульса на первом выходе (фиг. = n, поэ. 14), что соответствует очередной смене выходного кода адреса счетчика 6 адреса.

Далее с приходом очередного импульса частоты синхронизации с входа 7 синхронизации устройства повторяется выдача очередных данных с блока 4 памяти по новому адресу, где может быть записан формат кода операции, формат временного интервала, либо обратный формат.

При этом, в случае выдачи с блока 4 памяти формата кода операции им пульсы синхронизации с второго и третьего выходов первого элемента 5 задержки проходят через элемент И вЂ” НЕ 18 и элемент ИЛИ 20 соотнетстненно на синхровходы сдвига региСтРОв Сдвига 101„.10П втоРой и 15)... l5m третьей групп, где записывается информация с выходов второй и первой групп выходов блока 4 памяти (фиг. 2е, m поз. 15 и 16), а в случае обратного кода импульс синхронизации с второго выхода нторого элемента

5 задержки проходит через элемент И вЂ” НЕ

17 и элемент И вЂ” НЕ 18 на соответствующие синхровходы сдвига первой 9>...9m и второй

101...10я групп регистров сдвига (фь,г. 2l, m поз. 19 и 20), где записывается информация с выходов первой и второй групп выходов блока 4 памяти соответственно.

Далее блок 4 памяти прекращает выдачу данных, а элемент 5 задержки завершает формирование импульса на первом выходе (фиг. 2п, поз, 17, 18 и 22), что соответствует очередной смене, т.е. увеличению или уменьшению выходного кода адреса счетчика 6 адреса на единицу.

Далее работа устройства в процессе выдачи данных с блока 4 памяти происходит аналогичным образом.

Пусть произошла выдача последней l-й составляющей данной "сложной" команды, структуре которой соответствует обычный формат выдачи данных с блока 4 памяти, а значит, первый и второй признаки команд на первом и втором управляющих выходах блока 4 памяти уровни логических нулей, что дешифрирует элемент ИЛИ-Н Е 24 и выдает на выход уровень логическсй единицы, который разрешает прохождению импульса с второго выхода первого элемента 5 задержки через элемент И вЂ” НЕ 19 на. вход записи

45 триггера 13. импульсы синхронизации первого элемента 5 .задержки проходят через элемент ИЛИ 20 и элемент ИЛИ 21 на соответствующие синхровходы сдвига третьей

151...15П и четвертой 161...16п групп регистров сдвига (фиг. 2 l< и е, поз. 23 и 24), Таким образом, информация с первых и вторых групп выходов блока 4 памяти записывается со сдвигом информацйи в четвертые 161...16л и третьи 151...15<п группы регистров сдвига.

Импульс с второго выхода элемента 5 задержки проходит через элемент И вЂ” НЕ 19 и завершает запись информации в выходной регистр 3 с второй группы выходов блока 4 памяти и с выходов второй 101„.10> и третьей 151...15п групп регистров сдвига (фиг. 2k. и l, поз. 23 и 24) завершает параллельные записи (установки) входного счетчика 1 и счетчика 12 импульсов, а также переворачивает по входу записи триггер 13, который запрещает выдачу импульсов синхронизации с входа 7 синхронизации устройства на вход элемента 5 задержки и вход считывания блока 4 памяти, который переходит в режим хранения, Дешифратор 2 дешифрирует выходной код выходного регистра 3 и выдает новые команды на выходную шину 8 устройства, Элемент 5 задержки завершает формирование импульсов с первого выхода на счетный вход счетчика 6 адреса, который увеличивает(уменьшает) выходной код счетчика 6 адреса на единицу, Далее происходит формирование временного интервала путем счета частоты синхронизации, поступающей с входа 7 синхронизации устройства на последовательно соединенных через мультиплексор

11 входном счетчике 1 и счетчике 12, формирование которого завершается появлением отрицательного импульса на выходе переноса дополнительного счетчика 12 импульсов (фиг, 20, поз. 30 и 31). Работа устройства при формировании простых (фиг, 2р, поз.

31 — 39), а также "длинных" команд повторяется аналогично описанному.

Формула изоб ретения

Устройство для про оаммного управления, содержащее входной счетчик импульсов, дешифратор, выходной регистр, блок памяти команд, первый элемент задержки, счетчик адреса, регистры сдвига первой группы, регистры сдвига второй группы, мультиплексор, дополнительный счетчик импульсов, первый и вторс, триггеры, причем вход считывания 6ã.îêà памяти команд соединен с входом первого элемента задержки, первый выход которого соединен со

1667005

10

55 счетным входом счетчика адреса, выходная шина которого подключена к группе адресных входов блока памяти команд, первая группа m выходов которого соединена с информационными входами последовательной записи и регистров сдвига первой группы, группа выходов которых соединена с группой информационных входов входного счетчика импульсов, выход переноса которого соединен с первым информационным входом мультиплексора, выход которого соединен со счетным входом дополнительного счетчика импульсов, вход ввода информации которого соединен с входом записи выходного регистра, а также с входом ввода информации входного счетчика импульсов, =четный вход которого соединен с вторым информационным входом мультиплексора, а также входом синхронизации устройства. вторая группа и выходов блока памяти команд соединена с первой группой информационных входов выходного регистра и с информационными входами последовательной записи и регистров сдвига второй группы, группа входов которых соединена с второй группой информационных входов выходного регистра, разрядные выходы Которого подключены к выходам дешифратора, группа выходов которого подключена к выходной шине устройства, кроме того, синхровходы сдвига m регистров сдвига первой группы и и регистров сдвига второй группы объединены соответственно, о т л и ч а ющ е е с я тем, что, с целью экономии объема памяти, в него введены m регистров сдвига третьей группы и и регистров сдвига четвертой. группы, первый, второй, третий и четвертый элементы И вЂ” НЕ, первый, второй элементы ИЛИ, элемент И, элемент ИЛИ—

НЕ, второй элемент задержки, при этом первая группа m выходов блока памяти команд соединена с группой информационных входов дополнительного счетчика импульсов, а также с информационными входами последовательной записи и регистров сдвига третьей группы, группа выходов которых соединена с третьей группой информационных входов записи выходного регистра соответственно, вторая группа п выходов блока памяти команд соединена с информационными входами последовательной записи m регистров сдвига четвертой группы, группа выходов которых соединена с второй группой m информационных входов входного счетчика импульсов, первый управляющий выход блока памяти команд соединен с первым входом элемента ИЛИ вЂ” НЕ, первым входом первого элемента ИЛИ, первым входом первого элемента И-НЕ, выход которого соединен с синхровходом сдвига m регистров сдвига первой группы соответственно, второй управляющий выход блока памяти команд соединен с вторым входом элемента ИЛИ вЂ” НЕ, первым входом второго элемента И-HI= и с первым входом второго элемента ИЛИ, выход которого соединен с синхровходами сдвига и регистров сдвига четвертой группы соответственно, вход синхронизации устройства соединен со счетным входом входного счетчика импульсов, втсрым входом мультиплексора, вторым вход м первого элемента И, выход которого соединен с входом считывания блока памяти команд и с входом первого элемента задержки, второй выход которого соединен с первым входом третьего элемента И-НЕ, вторым входом первого элемента И вЂ” НЕ, вторым входом второго элемента И-НЕ, выход которого соединен с синхровходами сдвига и регистров сдвига второй группы соответственно, третий выход первого элемента задержки соединен с вторым входом второго элемента ИЛИ и с вторым входом первого элемента ИЛИ, выход которого соединен с синхровходами сдвига m регистров сдвига третьей группы соответственно, выход элемента ИЛИ вЂ” НЕ соединен с входом данных второго триггера и вторым входом третьего элемента И вЂ” НЕ, выход которого соединен с синхровходом первого триггера, с входом записи выходного регистра, входом ввода информации входного счетчика импульсов, а также входом ввода информации дополнительного счетчика импульсов, выход переноса которого соединен с первым входом четвертого элемента И вЂ” НЕ, а также входом второго элемента задержки, выход которого соединен с синхровходом второго триггера, выход которого соединен с управляющим входом мультиплексора, кроме того, вход установки устройства соединен с входом ввода информации счетчика адреса, входом сброса второго триггера, вторым входом четвертого элемента И вЂ” НЕ, выход которого соединен с входами сброса регистров сдвига первой, второй, третьей и четвертой групп, а также с входом сброса первого триггера, выход которого подключен к первому входу первого элемента И.

1 667 005

1667005 — т-

) ! !

) ! ! I

I! l l! 1

° °

I 1 I у !! !! !!

° ° ° .з е ° ° ъ.---4 д !!

I !!

Н вЂ”,1 фиг.2

Е

У

У и

К

° ° ! ! I В

° ° °

"I l °

Ф °

»ее «в(е ! II l l I II < I I I I I I y > I I ! III I

° \ ° Ф

„— г — 1 г4- Х!О;-ХХХХХ т хх

- ° - l ! ! 1 !! I

l ° ° e « И» ° 1 е ф ! Г !

lIl

" т ч т

Т Ц т- -;т — г

l ! ! !

- 1г " Г) г

° ! I !

"- Г-! Г"б — г

Составитель И.Швец

Редактор Ю.Середа Техред М.Моргентал Корректор Э.Лончакова

Заказ 2521 Тираж 477 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101