Устройство формирования последовательностей импульсов заданной длительности и амплитуды

Устройство формирования последовательностей импульсов заданной длительности и амплитуды

Иллюстрации

Показать все

Реферат

 

Изобретение может быть использовано в устройствах автоматики и вычислительной техники. Цель изобретения - повышение точности формирования импульсных последовательностей - достигается введением регистров 10, 11 сдвига, цифрового индикатора 12, D-триггера 14, коммутатора 15 опорных напряжений, счетчика 6 импульсов. Устройство содержит также блок 1 управления, запоминающие устройства 2, 3, дешифратор 4, счетчик 5 импульсов, блок 7 ввода данных, источник 8 опорных напряжений, цифроаналоговый преобразователь 9, элемент ИЛИ 13, выходную шину 16. 5 ил.

СО|03 СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РГСПУБЛИК (я) H 03 К 5/156, 3/64

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

В(Е(О

М. ЫПЫ1г Л1, ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4732589/21 (22) 22,08.89 (46) 07.08.91. Бюл. ¹ 29 (72) В. С, Алешин и А. Н. Юлин (53) 621,373(088.8) (56) Авторское свидетельство СССР

N598222,,кл. Н 03 К 3/84, 1978.

Авторское свидетельство СССР

¹ 1182638, кл. H 03 К 3/64, 1984. (54) УСТРОЙСТВО ФОРМИРОВАНИЯ ПОСЛЕДОВАТЕЛЬНОСТЕЙ ИМПУЛЬСОВ 3АДАННОЙ ДЛИТЕЛЬНОСТИ И

AM ПЛ ИТУДЫ

„„50„„1669078 À1 (57) Изобретение может быть использовано в устройствах автоматики и вычислительной техники. Цель изобретения — повышение точности формирования импульсных последовательностей — достигается введением регистров 10, 11 сдвига, цифрового индикатора 12, D-триггера 14, коммутатора 15 опорных напряжений, счетчика 6 импульсов, Устройство содержит также блок 1 управления, запоминающие устройства 2, 3, дешифратор 4, счетчик 5 импульсов, блок 7 ввода данных, источник 8 опорных напряжений, цифроаналоговый преобразователь 9, элемент ИЛИ 13, выходную шину 16. 5 ил.

1669078

Изобре(ение относится к > мпульсной технике l! может быть использовано о уст> ройстнах ао(оматики и оь(числитель>(ой тех>(ИК>1, Цель иззбретения — повышение точности формирования импульсных последооаter ü1Iîñòåé.

На (1ч(г. 1 приведена электрическая фун>,öI(oiI;IëI.>I3.» схема устройства; на фиг. 2— электрическая функциональная схема блока упранле>(ия; на фиг. 3 — электри >еская функц(1о>(аль>(ая схема блока овода данных; на фi1ã. 4 и 5 — оре(1енные диаграммы, поясня ::(, " (або(у ус:тройс3ва. ((о 1с;i о соде(3.>с>1т блок 1 управле:!(.: с > i.i !1 !l >>10(1Ой ЗаПОМИНа>О ЦИЕ Ст, .1(стол 2 11 3. де>оифрэтор 4, первый и .;о> ой счо(>ики 5 и 6 импульсов, блок 7

" 1.!г д(1(1 .х. исто I!(>!K 8 ог(орных напря> с. е(й, ц((ф(3оа>(ас(огооый(преобразователь (ый и второй регистры сдвига 10 и 11,,,, по((сй индикатор 12, элемент ИЛИ 13, !

)-(риггер 14, >,ot!> yrarop 15 о((орных на. I (). I;ÊЕ I i1!1, (1 рс>ый вход блока 1 управления соеди(с охо((а>.1>1", (опись — считына>(ие" первого, второго запо(1инающих устройств 2 и 3, а((1(»с(с>(ые входьi псроого из которых порэз((яд (о соединены с входами дешифратора и с (ыходами Ilерного счетчика 5 импульсов, (;-(.од котсро(о соединен с оыходол! элеt!e>«3 ИЛГ 13, при»ел! инФорл!ационный (хо;g ((ерно(о запоминающего устройства 2

coeg>IrIe>I с ((е>роим входом блока 7 ввода д(1>(ных, с to(ой вход которс.го (;oegZ>!>Ie>I с в(ор (1 нь(ходом блока 1 управлс>(ия. Выход>,»IInpol п с (етчика 6 импульсов соединены пор;(зряднс; с адрес:ными оходал(и второго

3с>((о(111>(а>о цс(о ус;гройства 3, и>(фо((маци»(ный Вход которого соединен с выходом

>1(»(лс д ".t > разряда первого регистра сдви:,1 О, (>l «;;(1,(ц!10>I>(ble входы которого со .:;(,1>«.н с соотоетству>ощими выходами

F!rI(I» 7 о(>ода да>(ных. третий вход которого (осд(1»ен г первым входом элемента ИЛИ ! . н; upoil >(ход — с С-входом 0-t риггера 14, !.i вход i,îòñpoãî соединен с выходом первоз; поминающего устро>!ст>за 2, прямой и .1»ь»зрс>(ый выходы — соответственно с первым .i вторым входами коммугатора 15 опорных напряжений, первь>й и второй упра ел я к щие входы — соответств(анно (; пер>зь(м >1 г>торы;1 выходами источника 8

; -1»рны:: >(э((роже>(ий, выход -- с входом опорного >(эпряжения цифроаналогового и! еоб(3эзо(>ателя 9, выход которого соедине>1 с зыходной шиной 16, входы — пораз(,r!l;>(o с выходами второго регистра 11

I ä(I(Iãe. информационный вход. которого со5

50 еди>(ен с выходом второго запоминающего устройства 3, exoll синхронизации — c еходом синхронизации первого регистра 10 сдвиг;(, г С-входом второго счетчика 6 импульсов и с третьил! выходом блока 1 управления, четвертый выход которого соединен с входом "Параллельная запись — последовательное считывание" первого регистра 10 сдвига, пятый выход — с С-входом первого счетчика 5 импульсов, R-вход которого соединен с R-входом второго счетчика 6 импульсов, причем выходы дешифратора 4 поразрядно соединены с входами цифрового индикатора 12, выход которого соединен с вторым оходо(.; элемента ИЛИ 13.

Блок 1 управления (фиг. 2) содержит первый D-триггер 17, второй 0-триггер 18, третий D-триггер 19, четвертый D-триггер

?О, пятый Р-триггер 2, первый, второй, третий и четвертый эле(«»(>,i И-НЕ 22-25, элемент НЕ 26, с >етчик-распределитель 27, генератор 28 тактовой частоты, делитель 29 тактовой частоты, кнопку 30 "Пуск", тумблер

31 "Запись-считывание", резисторы 32.

Прямой выход первого 0-триггера 17 подкл>оче>! к второму входу третьего элемента

И-НЕ 24, третий вход которого подключен к выходу делителя 29 тактовой частоты, вход которого подключен к выходу генератора 28 тактовой частоты, инверсный выход первого

0-триггера 17, подключен к оходам "Запись — считывание" первого запоминающего устройства 2 и второго ээпомина>ощего устройства 3, второй 0-триггер 18, информационный вход которого подключен к кнопке 30

"Пуск" и резистору 32, прямой оыход D-триггера 18 подкл>очен к первому входу второго элемента И-НЕ 23, к входу синхронизации

0-триггера 17, к входу синхронизации пятого D-триггера 21, выход которого подключен к С-входу счетчика 5, вход синхронизации пятого D-триггера 21 подключен к прямому выходу первого 0-триггера 17, вход установка "0" пятого 0-триггера 21 подключен к первому выходу счетчика распределителя

27, третий 0-триггер 19, информационный вход которого подключен к тумблеру 31 "Запись — считывание" и резистору 32, прямой выход третьего D-триггера 19 подключен к первому входу третьего логического элемента И-НЕ 24, инверсный выход D-триггера 19 подключен к второму входу второго логического элемента И-НЕ 23 и к входу "Установка 0" первого 0-триггера 17, первый вход второго логического элемента 23 подключен к прямому выход»,. второго 0-триггера 13, выход второго логического элемента И вЂ” НЕ

23 подключен к первому входу первого логического элемента И-Н Е 22, второй вход

1669078 к(гторого <>одкл>очен к выходу (ретьегологи <тз .1-H(:- 21, четнертый Dтри((ер 20, вход синхронизации которо(э подкл>очен к на<ходу первого логи <еско о эле>лен гл И- (<Е?2, >зход "Установка 0" ппдкпючен к "m 1-е<ыходу счетчика-распределителя 27, пряелой везхпд чегвеl) I ol o

0-т(иггерз 20 <>Г)дклю . Пе()()n:,<" «xogy четверTого логичPскогo элемента И - НЕ 25), инверсный вь>ход че(вер<ого D-т()иг(()рз 20 подключен к f)xr ду "Ус(, нонка 0" счетчика распределителя 27, первый выход которого подключен к входу "()оследое<зтелье<е<я запись/параллельное считывание регистра

10 и к входу ло(ического элемента (-1Е 26, в Ixo7E которого подклю <ен ".. Bio()!)fly bxoäó четверlогп л0ги«oñк0г0 эл мF. HTà 25, 1ре.1>;и вход которого псдкл>очеt< к нь>ходу генератора 28 тактовой «acTort который подклк>чен к входу синхрониэац><и D-rpèrãåðë 16, выход четвертого логи .еского элеме<пэ 25 подкл>очен к входа><синхронизации регистра 10 и регистра 11, Блок 7 ввода +3HHblx (фи<. 3) сод ржит наборную линейку для If;<6op3 <1 ?????????? <????????>лзции в двои tHor1 коде r> первый регистр 10 сдвиг; ), состоя<цую l13 тумблеров 33 (2". 2, ... 2), тумблер 34 для ввода информации в виде ло(ического "0" или "1" во второе эзГ<ОI1и>lз ..Р ус! ройсте30 2 (для эзпL1си энзкз формируг: Ibt<.сги), кнопку 35 "Сброс . Кэ)кдь<й из тумблеров 33, 31, з также кнопка 35 "Сброс"

ОДН> М ИЗ СВ(.ИХ КОНЦОВ (Г)ЕЕ(<<НЕ> Ы С УРОВнем л()г(1 <Рслой "E а други,"л через резистор

36 сопди><ен<,> Г <ни» )й Сб(дий и с инфор>л() L (l10>< I > I I (1 в Кодо>1 С ООTв ет Г. г Е3у>ОLL(o ГО 0 триг(е(з 37-39. Информ;)ционные входы

0-<р(<ггеро>, 37 <>оде:люче><ы >, ту>лблерзм 33

1 (2, 2, ... 2) и ()е>:<исторо>1 36, входы син.«)пниэ;>ции D- грип .po(3 37 подкл>очены r. выходу генератора 28 тактое<ых и>лпульсов блока управлен 1)i, прямой выход каждого

D-триггера 37 подключен к информационнь>м вход 3M пбследовэте/>4но параллель ного регистра 3, инфор><эцио><ный вход

D-триггера 38 подкл>очен к тумбе<еру 34, вход си><хро><><эзции 0-Tp(я, поямои вь<ход 0-триггера 38 f эдклк)ч(:н к информационному (:xopy (tropofo запоминающего устройства 8, информзцион <ый вход

0-триггера 39 подключен е кнопке "Сброс" и к резистору 36, вход синхронизации Dтриггер;:. 39 подкл оче>< к Гыxoqy генератора 28 тактовь>х импуль of>, прямой выход

D-григгера 39 подключен к второму входу логического эле> ° .нта И71И 11.

I Iä < Рr 4 1з0611 3, KP>lt ди: (;: л>1<,l р-"бо1<;l ус<(Ié(; в,< (i (е.киме элп(.сl<, э E li;. 1з—

IlPI1f1E .Р фОР .<И(У ->10!l <100(to;I 1(З< ЕЛЬНОС И;

><;3 фиГ 16 - cl) од» блпе .э

5 в(одэ данных; Hr) E>L(3 импyl ьсы нэ

<«. >хс)де D-триггера 18 блока управления; нэ, «г. <г — сигнал tfa гы,",оде 0 <риг(ерэ 17

; ло> з управления; нз,(«f. 1д — сигнал на в fxo7ie 0-т рип ерэ 38 блока ввода дэ нных;

10 на фиг. 4e — импу<(ьсы ><а вы оде D-<риггера

20; н;3 фиг. 1ж — импульсь< нз выходе генераторз 28 тактовой <зС(01ь; на фи<. 4Э вЂ” импульсы на выходе ло(ического элемента

l1 ЧЕ 25: на фиг. 4и — L>MI

15 сч..> <(<кэ рзспредел)<геля 27; на фиг. 4к—

<<е1> ульсы нз ((т)11)-выходе с <етчика-рзспред.r,-,<30 i 27.

«1з фиг.5 изображены диаграммы рабо20 ты устроисгвз в режи лР. Считывания; на фиг, 5,i — импульс сброса нз выходе D-триггера

39: нз фиг. 5б -- сигнал í" вьгходе 0-триггера

19; н;) фиг. 5в — сигнал с кнопки 30; на фиг.

5г — импульсы с выхода делителя 29 частоты;

25 «з фиг, 5д — сигнал нз выходе 0-триггера 20; н: фиг. 5е — и>лпульсы на входе сче<чика-распределителя 27; на ф(<г. 5ж — импульсы на (:(<хе)де элемента И-НЕ 25; нз фиг. 5з — имг>y, < ьс ы C (m-< 1) выхода счетчика-рзспредели30 т> ля; нз фиг. 5и — сигнал нз выходе

D- fpL1ri ерз 17; нэ ф.< г. 5к — сигнал на выходе ус f ро(;ства.

С iiofлощью блока ввода дан> е.<х производится подготовка исходных данных рзз35 "ill ll<ных в эзпом:<нз<0(цие ycr(. йства 2, 3.

Еелкость счетчик.-. б о (Сделлется макci»I, льной длительностью формируемых

fnL.lli «0(<этЕЛЬНРC foll il f1>K> II>>ollbtлплитуды. Так, напр>:мер, при макси .<эльной длите fbltocl и формируемой пгследовательности в 256 тактовых импульco(3 L1 максимальном значении ампл(<туды, соответствующей 8 двоичным разрядам, ем45 кость счетчика б c(ставит 16 двоичных разр)) <дов.

Емкость c÷åò÷(<êà 5 определяется максимальной длительностью ((Q — E>1) формируемых последовательностей. Время

50 прохождения <(>ормируемых последовательностей (вр>3мч одного цикла) определяется частотой импульсо(3 (енератора 28 та,in(30

55 Коэффициент деленич (r ) выбирается иэ условия

1669078 где Т вЂ” длительность такта, формируемого на (m+1) выходе счетчика 27, >

Формула изобретения устройство формирования последовательностей импульсов заданной длительности и амплитуды, содержащее блок управления, первый выход которого соединен с входами "Запись-считывание" первого и второго запоминающих устройств, адресные входы первого из которых поразрядно соединены с входами дешифратора и с выходами первого счетчика импульсов, Rвход которого соединен с выходом элемента

ИЛИ, причем информационный вход перво о запоминающего устройства соединен с первым входом блока ввода данных, второй вход которого соединен с вторым выходом блока управления, источник опорных напряжений, цифроаналоговый преобразователь, выходную шину, от л и ч а ю щ ее с я тем, что, с целью повышения точности формирования импульсных последовательностей, в него введены первый и второй регистры сдвига, цифровой индикатор, D-триггер, коммутатор опорных напряжений, второй счетчик импульсов, выходы которого соединены поразрядно с адресными входами второго запоминающего устройства, информационный вход которого соединен с выходом последнего разряда первого реги10

30 стра сдвига, информационные входы которого соединены с соответствующими выходами блока ввода данных, третий вход которого соединен с первым входом элемента ИЛИ, второй вход — с С-входом 0триггера, D-вход которого соединен с выходом первого запоминающего устройства, прямой и инверсный выходы — соответственно с первым и вторым входами коммутатора опорных напряжений, первый и второй управляющие входы — соответственно с первым и BTOpblM выходами источника опорных напряжений, выход с входом опорного напряжения цифроаналогового преобразователя, выход которого соединен с выходной шиной, входы — поразрядно с выходами второго регистра сдвига, информационный вход которого соединен с выходом второго запоминающего устройства, вход синхронизации — с входом синхронизации первого регистра сдвига, с С-входом второго счетчика импульсов и третьим выходом блока управления, четвертый выход которого соединен со входом "Параллельная запись — последовательное считывание" первого регистра сдвига, пятый выход — с

С-входом первого счетчика импульсов, Rвход которого соединен с R-входом второго счетчика импульсов, причем выходы дешифратора поразрядно соединены с входами цифрового индикатора, выход которого соединен с вторым входом элемента ИЛИ, 1669078

1669078

Л 11

Ntf l37e/

Составитель Т.Соколова

Редактор С.Патрушева Техред М,Моргентал Корректор Т.Палий

Заказ 2660 Тираж 454 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101