Устройство для контроля программ

Устройство для контроля программ

Иллюстрации

Показать все

Реферат

 

Изобретение относится к вычислительной технике и может быть использовано в средствах контроля времени выполнения программ. Целью изобретения является увеличение глубины контроля хода выполнения программ путем учета времени выполнения циклических участков программ с фиксированным числом повторений циклов. Устройство содержит блок 1 памяти, блок 2 регистров, группу 3 счетчиков, группу 4 триггеров, регистр 5 адреса, счетчик 6 адреса, мультиплексор 7, дешифратор 8, первую 9 и вторую 10 группу элементов И, группу 11 элементов ИЛИ, первый 12 и второй 13 элементы И, второй 14 и первый 15 элементы ИЛИ. Устройство позволяет ускорить процедуру отладки программ за счет оперативного внесения коррекции в программу. 2 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

{5П5 G 06 F 11/28

ГОСУДАР СТ В Е ННЫ И КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Исаа»1 (21) 4696516/24 (22) 18.04.89 (46) 15.08.91. Бюл. М 30 (72) А.В.Бек, М.А.Чернышов, В.С.Харченко, С.IO.Ïåòóíèí, С.Н.Ткаченко и Г.H,Tèìîíüкин (53) 681.3(088,8) (56) Авторское свидетельство СССР

М 1056202, кл. G 06 F 11/00, 1983.

Авторское свидетельство СССР

М 1213480, кл. G 06 F 11/00, 1986.

Заявка Великобритании

М 2065939, кл. G 06 F 11/26, 1984. (54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ПРОГРАММ (57) Изобретение относится к вычислитель. Ы 1670688 А1 ной технике и может быть использовано в средствах контроля времени выполнения программ Целью изобретения является увеличение глубины контроля хода выполнения программ путем учета времени выполнения циклических участков программ с фиксированным числом повторений циклов, Устройство содержит блок 1 памяти, блок 2 регистров. группу 3 счетчиков, группу 4 триггеров, регистр 5 адреса. счетчик 6 адреса, мультиплексор 7. дешифратор 8, первую

9 и вторую 10 группы элементов Л, группу 11 элементов ИЛИ, первый 12 и второй 13 элементы И. второй 14 и первый 5 элементы

ИЛИ Устройство позволяет ускорить процедуру отладки программ эа сче-. оперативного внесения коррекции в программу, 2 ил, 1670688

30

Изобретение относится к вычислительной технике и может быть использовано в средствах контроля времени выполнения программы.

Известно устройство для контроля и отладки программы, содержащее блок памяти, регистр, счетчик, элементы И и ИЛИ, Известно также аналогичное устройство.

Общим недостатком этих устройств является низкая глубина контроля.

Известно устройство с программируемым электрическим блоком и блоком контроля, содержащее счетчик адреса, элемент

И, элемент ИЛИ. выход которого является выходом сигнала ошибки устройства, а первый тактовый вход устройства соединен со счетным входом счетчика адреса.

Недостатком данного устройства является низкая глубина контроля хода выполнения программ вследствие того, что невозможно определить фиксированный участок программы, на котором нарушается алгоритм ее выполнения.

Цель изобретения — увеличение глубины контроля хода выполнения программ путем учета времени выполнения циклических участков программ с фиксированным числом повторений циклов, На фиг.1 представлена структурно-функциональная схема устройства; на фиг.2— временная диаграмма работы устройства.

Устройство содержит блок 1 памяти, блок 2 регистров, группу 3 счетчиков, группу

4 триггеров, регистр 5 адреса, счетчик 6 адреса, мультиплексор 7, дешифратор 8, первую 9 и вторую 10 группы элементîв И, группу 11 элементов ИЛИ, первый 12 и второй 13 элементы И, второй 14 и первый 15 элементы ИЛИ, вход 16 адреса, второй тактовый вход 17, третий тактовый вход 18, вход 19 задания режима, первый тактовый вход 20, установочный вход 21, вход 22 задания кода переменных программ, вход 23 задания начального кода, вход 24 записи, выход 25 адреса, информационный выход

26 и выход 27 сигнала ошибки, Устройство работает в двух режимах; в режиме начальной установки и режиме контроля хода выполнения программы.

Перед началом работы устройства все

I элементы памяти устанавливаются в исходное (нулевое) состояние (цепи установки в исходное на схеме не показаны).

Режим начальной установки.

На вход 23 устройства подаются значения кодов начальной установки группы 3 счетчиков. По сигналу, поданному на вход

21, значения этих кодов записывают в блок

2 регистров и группу 3 счетчиков. Это необходимо для того, чтобы в каждый из счетчиков записывать такую установку, чтобы оставшаяся емкость счетчика определяла возможное число появлений соответствующей произвольной переменной в ходе выполнения программы.

Необходимость хранения кодов начальной установки в блоке 2 регистров обусловлена следующим. В ходе выполнения программы любая из переменных может характеризовать обработку программой внутреннего цикла, в котором она должна быть обработана строго фиксированное число раз.

При этом данный внутренний цикл можат быть использован произвольное число раз. Для увеличения глубины диагностики — определения теста зацикливания и момента его поступления, необходимо в момент окончания цикла соответствующий счетчик привести в исходное состояние, т, е. записать в него код начальной установки.

По сигналу, поданному на вход 19. код адреса со счетчика 6 через мультиплексор 7 подают на вход адреса блока 1 памяти.

По каждому из сформированных адресов, используя вход 22 устройства и вход 24 записи, производят запись информации в блок 1 памяти. В соответствии с адресом записывается и код переменной. Если пере. менная встречается в цикле последний раз, поле метки кода переменной дополняется единицей, во всех остальных случаях — нулем, После заполнения блока 1 памяти на вход 19 устройства подают управляющий сигнал, обеспечивающий подачу адреса с выхода регистра 5 адреса через мультиплексор 7 на вход адреса блока 1 памяти. Устройство готово к работе в режиме контроля хода выполнения программы.

Режим контроля хода выполнения программы.

С приходом первого тактового импульса на вход 17 устройства адрес обрабатываемой в данный момент программной переменной с входа 16 записывается в регистр

5. Данный адрес через мультиплексор 7 поступает на вход адреса блока 1 памяти, на информационном выходе которого формируется код переменной, а на выходе поля метки — .нулевой сигнал. В результате на выходе элемента ИЛИ 14 формируется единичный сигнал, благодаря которому на выходе элемента И 12 также формируется единичный сигнал, вследствие которого на выходе элемента 12 также формируется единичный сигнал, который поступает на вход группы 9 элементов И и готовит его к работе.

Кроме того, код переменной с выхода блока

1670688 строе, группа счетчиков, группа триггеров, регистр адреса, мультиплексор. шифратор. две группы элементов ИЛИ, второй элемент

И, второй элемент ИЛИ, причем вход адреса устройства соединен с информационным входом регистра адреса, выход которого является выходом адреса устройства и соединен с первым информационным входом мультиплексора, второй тактовый вход уст0 ройства соединен с тактовым входом записи регистра адреса, третий тактовый вход устройства соединен с входом разрешения дешифратора, выходы которого соединены с первыми входами соответствующих элементов И первой и второй групп, вход задания режима устройства соединен с управляющим входом мультиплексора, выход которого соединен с адресным входом блока памяти, установочный вход устройства соединен с первыми входами соответствующих элементов ИЛИ группы и входом записи блока регистров, выходы которого соединены с информационными входами соответствующих счетчиков группы, вход задания кода переменных программустройстеа соединен с информационным входом блока памяти, выходы первых (m-1) разрядое которого соединены с соответствующими информационными входами дешифратора и входами второго элемента ИЛИ, вход задания начального кода устройства соединен с информационным вхОдом блока регистров, вход записи устройства соединен с входом записи блока памяти, выход

m-ro разряда которого соединен с инверсным входом первого элемента И и первым входом второго элемента И, выход второго элемента ИЛИ соединен с прямым входом первого элемента И и вторым входом второго элемента И, выходы которых соединены с вторыми входами соответствующих элементов И первой и второй групп, выходы

BtcpoA группы элементов И соединены с вторыми входами соответствующих элементов ИЛИ группы, выходы которых соединены с входами записи соответствующих счетчиков группы, счетные входы которых соединены с выходами соответствующих элементов И первой группы, выходы счетчиков группы соединены с соответствующими выходами первого элемента ИЛИ и установочным входом триггеров группы, выходы которых образуют информационный выход устройства.

1 памяти поступает на информационный вход дешифратора. С приходом на вход 18 устройства тактового импульса на выходе дешифратора 8, соответствующем коду переменной, формируется единичный сигнал, 5 который через открытый элемент И группы

9 элементов И поступает на соответствующий счетный вход счетчика группы 3 счетчиков.

Таким образом фиксируется факт обре- 1 ботки программной переменной. Устройство работает аналогично до тех пор, пока в одном из тактов на выходе m-го разряда блока 1 памяти не появится единичный сигнал (свидетельствующий о том, что число 15 появлений переменной приняло максимальное значение).

В результате единичный сигнал формируется на выходе элемента И 13. Данный сигнал обеспечивает прохождение инфор- 20 мации с соответствующего выхода де шифратора через группу 9 элементов И и группу

11 элементов ИЛИ на вход управления группы 3 счетчиков, Это приводит к тому, что е соответствующий счетчик группы 3 записы- 25 вается из блока 2 регистров код начальной установки, Далее работа устройства аналогична описанному, Если в один из счетчиков группы 3 запи- 30 сывается число больше допустимого (в результате заклинивания), то сигналом переполнения данного счетчика переводится в единичное состояние соответствующий ему триггер группы 4 триггеров, Кроме того, 35 сигнал переполнения через элемент ИЛИ 15 поступает на выход 27 устройства и обеспечивает прерывание выполнения программы, используя выходы 25 и 26 устройства. можно определить в каком месте програм- 40 мы произошло зацикливание.

Формула изобретения

Устройство для контроля программ, содержащее счетчик адреса, первый элемент

И, первый элемент ИЛИ, выход которого 45 является выходом сигнала ошибки устройства, первый тактовый вход устройства соединен со счетным входом счетчика адреса, о т л и ч а ю щ е е с я тем, что, с целью увеличения глубины контроля путем обеспе- 50 чения возможности контроля времени выполнения циклических участков программы с фиксированным числом повторений циклов. в него введены блок памяти. блок реги1670688

1S (1м) 12

ФиГ 2

Составитель В.быков

Техред М,Моргентал

Корректор М Максимишинец

Редактор Т.Лазоренко

Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101

Заказ 2752 Тираж 393 Подписное

ВНИИПИ Государственного комитета по изобретениям и открыгиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб„4/5