Буферное запоминающее устройство

Буферное запоминающее устройство

Иллюстрации

Показать все

Реферат

 

Изобретение относится к вычислительной технике и может быть использовано для запоминания информации при измерении амплитудных и временных параметров, анализе формы исследуемых процессов. Цель изобретения - повышение быстродействия устройства. Устройство содержит блоки 2 и 3 памяти, счетчики 7 и 8, элемент ИЛИ 9, мультиплексоры 11 - 13, триггеры 14 - 16, блок 17 синхронизации. На выход устройства подключается цифроаналоговый преобразователь 5. Быстродействие устройства повышается за счет обеспечения режима непрерывного запоминания и индикации формы исследуемого сигнала. 2 ил.

СОЮЗ СОВЕТСКИК

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (я)5 G 06 F 13/00

ГОСУДАРСТВЕ HHbl A КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 3990856/24 (22) 16.12.85 (46) 15.08.91. Бюл. М 30 (71) Институт электросварки им. Е,О.Патона (72) С,С.Шершнев, Ю.Г,Куцан и В.В,Гумовский (53) 681.327(088.8) (56) Авторское свидетельство СССР

М.1619282, кл. G 06 F 13/00, 1985, Авторское свидетельство СССР

hh 1164549, кл. G 01 0 9/02, 1983, (54) БУФЕРНОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО (57) Изобретение отн сится к вычислитель„„5U„„1670689 А1 ной технике и может быть использовано для запоминания информации при измерении амплитудных и временных параметров, анализе формы исследуемых процессов. Цепь изобретения — повышение быстродействия устройства. Устройство содержит блоки 2 и

3 памяти, счетчики 7 и 8, элемент ИЛИ 9, мультиплексоры 11-13, триггеры 14 — 16, блок 17 синхронизации. На выход устройстза подключается цифроаналоговый преобразователь 5. Быстродействие устройства повышается за счет обеспечения режима непрерывного запоминания и индикации формы исследуемого сигнала. 2 ил.

1670689

Изобретение относится к вычислительной технике и может быть использовано для запоминания информации при измерении амплитудных и временных параметров, анализе формы исследуемых процессов.

Цель изобретения -- повышение быстродействия устройства.

Нэ фиг.1 иэобра кена структурная схема буферного заг<оминающего устройства, на фиг.2 — структурная схема варианта блока синхронизации

Устройство имеет информационный вход 1 и содержит (фиг.1) первый 2 и второи

3 блоки памяти, выходы которых обьединены и чвляются информационным выходом 4 устройства. Если устройство используется с индикатором, например осциллографом, нэ выходы блоков 2 и 3 подключается цифроаналоговый преобразователь 5, имеющий выход б. Устройство также содержит пер вый 7 и второй 8 счетчики, элемент ИЛИ 9, выход которого является выходом 10 "3aпуск развертки" устройства, первый 11, BTOрой 12 и третий 13 мультиплексоры, первый

14, второй 15 и третий 16 триггеры, блок 17 синхронизации, вход которого является входом 18 синхронизации устройства, входы 19 и 20 которого являются соответственно входами пуска и сброса устройства.

Блок 17 синхронизации содержи1 (фиг.2) одновибрэтор 21 и умножи.ель 22 часго<ы

Устрс ",.твс работает с;едующим обраЗом.

Сигналом с входа 20 триггер 16 ус1анэвливается в исходное состояние, пр!л эгом триггеры 14 и 15 и счетчики 7 и 8 обнуля <о ся и работа их блокиру TcB. При поступлении сигнала запуска с входа 19 триггер 16 взво дится, счетчик 7 и триггеры 14 и 15 деблокируются На вход 1 поступаег двоичный лод дискретного значения исследуемого процесса, например с выходных шин аналогоцифрового преобразователя (не показан). на вход 18 постугьаюг импульсы синхронизации, которы: cc<1детельсгвуют о достоверностл усгановпеннои нэ в оде 1 информации I f

Импульсь. синхро) иэации, проходя через блок 17 и через первый мультиплексор

11,поступают нэ счетный вход первого с <етчика 7, информзционный код записываегся в первый бпон 2 памяти, на вход разрешения записи которого подается единичный разрешающий потенциал с инверсного выхода три< гера 14. Этот.же сигнал блокирует выход блока 2 (он находится в состоянии

"06pblB"). После заpиси информацио.<ного

"f, < Г

55 кода в блок 2 по спаду импульса, сформированного одновибратором 21, происходит увеличение содержимого счетчикэ 7 нэ единицу, следующим импульсом с входа 18 активизируется запись информационного кода в следующую ячейку блока 2 и т.д.

Импульс с вы;одэ переноса счетчика 7 через мультиплексор 13 опрокидывает триг гер 14 v, подается i

rгве индикационного ориг)орэ, например можно применять эп ктро)<нь<й осцилло граф, информационн«и вход ко r.porc необ ходимо подключи)ь к выходу 6, а вход внешнего запуска раз « .г)тки к выходу 10 устройства. Одноврс.менно взво,.<и1:

Блок 3 включается в режим записи информации с входа 1 B моменты поступления импупь-.Uf) синх онизаци<л f

<ия с",ет ика 8 три <, 11 «, .<; з м,)«,тиг<пскc0f 13 апрок<<дьн < lc) Г .с . 2 вкпю.-<е1ся р<":кил1 w. l )ис.и, а f ï ., в ))ежим,юспро

fçf)сденvl

r») <1 образом. усройстчом обесп

f дпя визуал< )

О о р м, л а .1 э " г г) <а . и и я

Буферное 3 п.)ми)«.к-.,ц <,от<)с йств.). содержащее r<»<:: гдресному входу и р) огf) Г <.экл памя <,1. информационный вход которого явля т я информационнь< л входа 1 ус < гсйс. гг)а, и<формационный вь<хо ;:.<>г<с< с Г)локэ памяти

ЯВЛЯЕТСЯ ИНфОРМЭ41О)» Ы,л Г.Ь< ° ОДОМ УСтроиства,отпи iан,«е .r)< ем,что с цепью повыше <ия ) .. )с "F f)c re v<) гстроЙ ст..а, в не;о )1<:ед" i,,, < » Г

1670689

Составитель В.Рудаков

Редактор T.Ëççîðåíêo Техред M.Ìîðãåíòàë Корректор М,Максимишинец

Заказ 2752 Тираж 381 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб„4/5

Производственно-издательский комбинат "Патент", г Ужгород, ул.Гагарина, 101 первый, второй и третий мультиплексоры, второй счетчик, первый, второй и третий триггеры и блок синхронизации, вход которого является входом синхронизации устройства, выходы блока синхронизации 5 подключены к соответствующим информационным входам первого и второго мультиплексоров, выходы которых подключены соответственно к счетным входам первого и второго счетчиков, выход переноса первого 10 счетчика соединен с первым информационным входом третьего мультиплексора, установсчным входом второго триггера и первым входом элемента ИЛИ, выход которого является выходом "Запуск развертки" 15 устройства, выход переноса второго счетчика соединен с вторым входом элемента ИЛИ и вторым информационным входом третьего мультиплексора, выход которого подключен к входу синхронизации первого 20 триггера, инверсный выход которо о соединен с управляющими входами первого и третьего мультиплексоров и входами блокировки и разрешения записи первого блока памяти, прямой выход первого триггера подключен к управляющему входу второго мультиплексора и входам блокировки и разрешения записи второго блока памяти, информационный и адресный входы которого подключены соответственно к информационному входу устройства и выходам разрядов второго счетчика, информационный выход второго блока памяти со äèíåí с информаци онным выходом устройства, инверсный выход-третьего триггера соединен с входами сброса первого и второго триггеров и первого счетчика, а также с первым входом сброса второго счетчика, второй вход сброса которого соединен с инверсным выходом второго триггера. установочный вход и вход сброса третьего триггера являются соответственно входами пуска и сброса устройства.