Устройство для сопряжения системной и локальной магистралей.

Устройство для сопряжения системной и локальной магистралей.

Иллюстрации

Показать все

Реферат

 

Изобретение относится к автоматике и вычислительной технике и может быть использовано в цифровых системах управления, в частности, при построении программируемых контроллеров. Целью изобретения является расширение функциональных возможностей за счет обеспечения одновременной независимой работы по двум магистралям и повышение производительности. Устройство содержит операционный блок, блок групповой пересылки данных, блок управления доступом к магистралям, арбитр локальной магистрали, блок сопряжения с системной магистралью, блок сопряжения с локальной магистралью, дешифратор, адресные регистры, элемент И. 3 з.п. ф-лы, 7 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК (! 9) (1! ) (51) 5 С 06 F 1 3/00

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ П<НТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А BTOPCHOMY СВИДЕТЕЛЬСТВУ (2 1 ) 461528//24 .(22) 01. 11. 88 (46) 23. 08. 91. Бюл. 1" 31 (71) Харьковское научно-производственное объединенине по системам автоматизированного управления (/2) Г.К.Алдабаев, Н).И.Геращенко, А.Н.Конарев, В.Н.Николенко, А.Г.Перекрестов и N.Ë.Êoëáàñèí (53) 681,3(088.8) (56) Заявка ЕПВ ¹ 0189638, .кл„ С 06 Е 13/40, 1986.

Заявка РГ № OS 35454/4, кл, С 06 1 13/40, 1986. (54) УСТРОЙСТВО ДЛЯ СОПРЯЖЕНИЯ СИСТЕМH0I? И ЛОКАЛЬНОЙ МА1HCTPAJIEii (5/) Изобретение относится к автоматике и вычислительной технике и моИзобретение относится к автоматике и вычислительной технике и может быть использовано в цифровых системах управления, в частности, при построении программируемых контроллеров °

Целью изобретения является расши- . рение функциональных возможностей за счет обеспечения одновременной независимой работы по двум магистралям и повышение производительности„

Это позволяет рационально и эффективно использовать процессоры с 8и 16-разрядными шинами данных, подключая их к разным магистралям. При этом появляется дополнительная возможность вести параллельную обработку данных на локальной шине и осуществлять одновременно сбор и выдачу информации от периферийных устройств по системной шине. жет быть использовано в цифровых системах управления, в частности, при построении программируемых контроллеров. Целью изобретения является расширение функциональных возможностей эа счет обеспечения одновременной независимой работы по двум магистралям и повышение производительности.

Устройство содержит операционный блок, блок групповой пересылки данных, блок управления доступом к магистралям, арбитр локальной магистрали, блок сопряжения с системной магистралью, блок сопряжения с локальной магистралью, дешифратор, адресные регистры, элемент И. 3 з.п. ф-лы, / ил.

Подключение магистралей и нх взаимное объединение осуществляется программным способом. Наличие возможности групповой пересылки массива данных между системной и локальной магистралями в монопольном режиме существенно повышает быстродействие обмена, сокращает время реакции по любой из магистралей, (с

На фиг.1 представлена функциональ- C) ная схема устройства для сопряжения; на ьнг,2 — функннональная скама ооорационного блока; на фиг.3 — функ- д циональная схема блока групповой пересылки данных; на фиг,4 — функциональная схема блока программного управления и диагностики; на фиг.-5 функциональная схема арбитра локальной магистрали; на фиг,б — функциональная схема блока сопряжения с сис16 /2460

45 темной магистралью; на фиг./ — функ- ) циональная схема блока сопряжения с локальной магистралью.

Устройство содержит операционный блок 1, блок 2 групповой пересылки данных, блок 3 управления доступом к магистралям, арбитр 4 локальной магистрали, блок 5 сопряжения с системной магистралью, блок 6 сопряжения с 10 локальной магистралью, дешифратор /, первый 8, второй 9 и третий 10 адресные регистры, элемент И 11, внутренние шины: информационные 12, управления 13, адресные 14, системную магистраль 15 и локальную магистраль 16.

Шины 12... 14 образуют внутреннюю магистраль, Операционный блок 1 подключен адресными 14 информационными 12 и управляющими 13 шинами к внутренней магистрали, к ко-.ооой подключеьы блок

5 сопряжения с системной магистралью и блок 6 спряжения с локальной маt1 гистралью, 25 лок 5 сопряжения с системной магистрал ю своими адресными, информационными и у раэляюцими шинам тения, записи, о-вета и установки соединен с с: .темной магистралью 15. 3р

Блок 6 сопряжения с локальной магистралью своими адресными, информационнымн н управляющими шинами чтения и записи соединен с локальной магистралью 16, 35

Вход дешифратора / соединен с адресными шинами 14 внутренней магистрали, а выходы дешифратора соединены соответственно с входами выборки (CS) первого 8, второго 9 и третьего 10 регистров, лоха 2 групповой пересылки данных и блока 3 программного упраьления и диагностики.

Блок 2 групповой пересылки данных соединен с внутренней магистралью устройства (шины 12-14) адресными

A0 ...Л/, информационными РО...Р7 и

I t / управляющими шинамн чтения (ЧТ .), записи (ЗЯ11, двунаправленньп шинами

"Прием" (ПРИ) и "Выдача" (ВЛЧ)Еинами запроса (ЗДМ) и,аэрешения (РДМ) доступа к магистрали бл. к 2 групповой пересылки данных соединен с операционным блоком 1, Выход сигнала подтверждения прямого доступа (ПЦД) соединен с аналогичными входами блоков сопряжения с системной магистралью 5, сопряжения с локальной магистралью 6 и программного у".равления н диагностики 3, Выходы адресных сигналов AO ...А/ и входы AO u

/ I

А1 соединены с соответствующими разрядами внутрейней адресной шины 14.

Вход сигнала выборки CS соединен с одним из выходов дешифратора /. Вход тактовой частоты Ф2 соединен с соответствующими входами блоков сопряжения с системной магистралью 5 и программного управления и диагностики 3, арбитром локальной магистрали 4 и соответствующим выходом операционного блока 1. Вход сигнала ответа от системной магистрали (ОТВс) соединен с соответcтвующим входом операционного блока 1 и аналогичным выходом блока

5 сопряжения с системной магистралью.

Выход сигнала ответа от локальной магистрали (ОТВл) соединен с соответствующим входом операционного блока 1 и выходом этого же сигнала с элемента И 11. Вход сигнала "Запрос прямого доступа (ЗПД) соединен с выходом этого же сигнала блока 3 программного управления и диагностики.

Блок 3 своими адресными выходами

A15 .„.A19 соединен с входами ана! 1 логичных сигналов блока 6-. Выходы групповой (1ТЩ) и внутриблочной (ВПД) пересылки соединены соответственно с аналогичными входами арбитра 4 и блока Ь. Выходы сигналов "Захват" (ЗХВ), "Программный перезапуск" (УСТП), "Управление" (УПР) и вход сигнала "Подтверждение захвата" (ПЗХВ) соединены с локальной магистралью 16, а выход сигнала УСТП соединен с входом операционного блока 1.

Выход сигнала "Запрос доступа к магистрали" (ЗДМО) соединен с входом арбитра 4. Выход сигнала "Разрешение доступа к системной магистрали" (РДСМ) соединен с входом блока 5.

Вход сигнала установки (УСТ) соединен с аналогичными входами арбитра 4, блока 5 и выходом операционного блока 1.

Операционный блок 1 управляет работой системной магистрали 15, локальной магистрали 16, а также устройства сопряжения в соответствии с программой, хранимой в его памяти.

Блок 2 групповой пересылки данных осуществляет пересылку массива данных в монопольном режиме между системной и локальной шинами, а также ..рупповую пересылку массива дан0 о который соответствующими выходами ЧТН

ЗА11, ITPM и ВДЧ соединен соответственно с выходами 36 — 39 операционного блока. Выходы ЧТН и ЗА11 системного контроллера, кроме того, подключены к соответствующим входам памяти 20.

Входы сигналов тактовой частоты, установки, готовности микропроцессора

18 соединены с соответствующими выходами генератора 1/ тактовых сигналов.

Вход сигнала HOi микропроцессора

18 соединен с входом 31 блока, выход сигнала "Ожидание" — с выходом 32 блока, выход сигнала "Синхро" — с входом этого же сигнала генератора 1/ гактоных сигналов.

Выход сигнала "Разрешение прерывания" системиого контроллера 19 соединен с одним из входов элемента

И 22, второй вход которого подключен к выходу элемента ИЛИ 24. Входы элемента KIH 24 соединены соответственно с входами 29 и 30 операционного блока. На нход 29 поступает сигнал ответа (OTBc) от системной шины, на ахоп 30 — сигнал ответа от локальной шины (ОТВл). Выход элемента И 22 соединен с входом готовности генератора

1/ тактовых сигналов, Вход сигнала Строб состояния системного контроллера 19" соединен с соответствующим выходом генератора

1/ тактовых сигналов. Выход сигнала

"11одтнерждение захвата микропроцессора 18 соединен с выходом 33 блока и с входом соответствующего сигнала системного контроллера 19.

Выход формирователя 25 одиночных импульсон по включению питания соединен с одним иэ входом элемента ИЛИ

21 и выходом 2/ блока., Второй вход элемента ИЛИ 21 подключен к входу 28 блока, на который подается сигнал

УСТ11-.

Установочный выход генератора 1/ тактовых сигналон соединен с соответствующим входом установки микро" процессора 18. Выход тактовой частоты (ТТЛ) генератора 1/ тактовых сигналов соединен с выходом 26 операционного блока.

Блок групповой пересылки данных (фиг.3) содержит первый и второй элементы ИЛИ-НЕ 40 и 41, дешифратор 42, третий элемент ИЛИ-НЯ 43, триггер 44 запроса доступа к магистрали, первый элемент ИЛИ 45, счетчик 46 младших разрядов адреса, счетчик 4/ длины

5

16/246 ных из памяти операционного блока на одну иэ внешних магистралей устройства (системную или локальную), и наоборот„

hJI0K 3 позволяет программным обра5 зом расширять адресное пространство локальной магистрали, изменять режимы работы системной и локальной шии, выполнять функции формирования диаг1 ностических сообщений.

Блоки 5 и Ь сопрягают устройство по электрическим и логическим усло— виям соответственно с системной 15 и локальной 16 магистралями

Дешифратор / адреса осуществляет выборку функциональных узлов устройства по адресному принципу,.

Арбитр 4 позволяет по приоритету подключать, например, до трех актив- 20 ных микропроцессоров к локальной магистрали 16.

Регистры 8-1,0 адреса используются для формирования старших разрядов адI I реса АЯ ...,А15 пересылаемых блоком 25

2 массовон данных при пересылке массива информации из одной магистрали на другую, и наоборот, а также при пересылке массива данных из памяти операционного блока 1 иа одну из внешних магистралей (системиую 15 или локальную 16), и наоборот, из внешних магистралей 15 и 16 и память операционного блока 1.

Операционный блок (фиг.2) содер35 жит генератор 1/ тактовых сигналов (например, микросхема КР580/Ф24), микропроцессор 18 (например, микросхема КР580ИК80А), системный контроллер 19 (например, микросхема 40

KP580BK28) память 20 (например, микросхема К53/РУ10),первый элемент

ИЛИ 21, элемент И 22, генератор 23, второй элемент ИЛИ 24 и формирователь

25 одиночных импульсов по включению питания., Позициями 26.,„.39 обозначены входы и выходы операционного блока 1.

I I

Адресные шины АО ...A15 микропроцессора 18 подключены к выходу 34 блока и к адресным входам памяти 20.

Двунаправленные шины данных DO...D7 микропроцессора 18 через системный контроллер 19 подключены к информацион ному выходу-входу 35 и информационным шинам памяти 20„

Выходы сигналов "Прием", Выдача, иПодтверждение захвата" микропроцессора 18 соединены с соответствующими входами системного контроллера 19, 16/2460 массива, триггер 48 режима работы, первый элемент И 49, магистральный усигп»тель 50, счетчик 51 управления, второй, третий, четвертый и пятый элементы И 52.,-55, шестой элемент

И 56, че вертьп» элемент ИЛИ-НЕ 5/, седьмой элемент И 58, элемент НЕ 59, второй элемент ИЛИ 60, восьмой и девятый элементь» 3i 61 и И 62 и элемент

И-НЕ 63. 11Ози»;иями 64... 80 of означены эхо»ь» » выходы блока 2 групповой иересьлки данньл, Счет »ик 46 используется для формирования младших разрядов адреса при 1 груп»»свой лсресь»»»ке, счетчик 4) для о»ред .ления конца передачи массива данных, счетчик 51 — для формирования врем :ной диаграммы управления групповой п ..эесылки массива данных, Деш»»фра.ор 42 используется для выборки г»срто..; »правления счетчиков 46 и

4/ и три ã"åðà 48 при обращении к блоку . со стороны операционного блока 1.

Влок 3 управления доступом к ма- 25 гистра.",лл» ((>HI,4) содержит первый 81 и второй 8" эл менты ИЛ11-НЕ, деы.фрато; 83, тр.»":- » элеме»»т",11-11 84, лерей.»»с »»».ль 85 режи.»ол работа — oT,!ад <а c l л» и 86, в тор эй 8. »» третий 30

88 реги.".ры. Однонибр.тор 89, первый элемеиr 1 90, :-;.твертыи эл «мент И1ИНЕ "i, сч тчик 92, гервый .лемент

И-НЕ 93, ." исгер 94 4установки в »»Сходе»е сос гояние, в;Орой элемент И-НЕ ., 5

9. „»,оь»»» элемент НЕ 96, светодиод е/ ;с гозн :ти (ГОТ), втор и элемент

НЕ 98, торой 9 ) и третий 100 элементг-, И, светодиод 101 Отказа (ошибки

Ой) г»ервь»»» 102, второй 103 и третий

104 . лементы ИЛИ. Позициями 105... 122 обозначены вхОды и вьгход»> блОкd 3 прсгр-.»много уг»давления и диагностики.

Реги гр 86 и" Ioëüçóårcÿ для расширения адресного прОстранстРг лОкаль ,»ой шинь»: хранения команд управления .".?:В, УСТ :, 7. Регист". S/ H пользуется д. ь к ..-р;ля и диагности-и работы операционного б.»ока, контроля за длительностью времени цикла сканирования „, 50 раб.,ч и лрсграммы олерацп ли»ьп блокам,. форм и: "а 1нл и индия"-.öë:» сигналов Гг то»»: "..", "0шибка", формирования признаков г.",у,»павой (ПЩ) и в«утрибл чной (В1. 1) перес»лк»» данных, Ре55 гистр 88 г»реднгзначeн для .: адания режимов работы устройства, передачи диагно< :,:» .вских ообщени» в лерг»..ион-. ный Г чок.

Счетчик 92 предназначен для контроля длительности времени цикла сканирования программы операционным блоком.

Дешифратор 83 осуществляет выборку одного из регистров 86...88 или счетчика 92 в зависимости от состояния адресных сигналов АО и Л1 на входе 10/.

Элементы ИЛИ-НЕ 81, 82, 84 и 91 вывыполняют функци И по низким уровням сигналов ВДЧ и одного из в гходов дешифратора 83. Триггер 94 установки в исходное состояние однозначно определяет причину устаногки устройства в исходное состояние сигналом УСТ Установка" (УСТ) или сигналом "Программный перезапуск»(УСТП).

Одновибратор 89 предназначен для слежения за работой микрог»ро»;ессора.

Это достигается путем аналог воздействия на одноьибратор апускающих импульсов, фор»»»»руем.»х операционным блоком 1 в каждом цикле программы и выдаваемых косвенно »»О шинам данным

DO, D7 в сопровожд:.нии управляющего сигнала ВДЧ. Подтверждением перезапуска одновибратор.-. являгrc»» съем сигнал состочнич триггера перезапуска по шинам да»»нь»м ЬО...D7 по упраь.ляющему сигналу ПР!1 в случае правильно.. работы микролроцессора операционного блока

Элемент И-HF, 95 формирует признак выбора магистрали. Элементы И 99 и

HJD 103 формируют сигнал запроса доступа к локальной шине (ЗД110) на выходе 11/. Элементы НЕ 96, И 100 и

ИЛИ 104 формируют сигнал разрешения доступа к системной магистрали (РДСХ) на выходе 118. Элемент ИЛИ 102 формирует сигнал "Запрос прямого доступал (ЗПД) на выходе 114 при наличии признаков групповой (Г1JÏ) и внутрибло »вЂ” ной (ВПД) пересылки данных.

Арбитр (фиг.5) содержит первый регистр 123, приоритетный шифратор

124, элемент КЕ 125 и второй регистр

126. Л. зициями 12/„..136 обозначены вхо ы и выходь; арбитра локальной шины

Арбитр 4 предназначен для устра»»ения конфликтнь»х ситуаций на локальной магистрали при одновременном об" ращении к н. и нескольких активных микропро:,ессоров(например, до 3 микропроцессоров одновремснно).

Регистр 123 предназначен для зане» »ия Ост."яний си.vcëoâ запросов

16/2460 доступа к магистрали для их дальнейшей обработки. Фиксация состояний необходима для устранения гонок в процессе обработки.

Приоритетный шифратор 124 реализует все возможные комбинации выходных сигналов, обеспечивая приоритетность входных сигналов и их однозначный выход. 1О

Регистр 126 фиксирует выходной сигнал, исключая ложные появления выходных сигналов в момент изменений состояния входного регистра.

Элемент НЕ 125 позволяет осуществ- 1g лять занесение информации в регистры

123 и 126 в противофазе.

Блок 5 сопряжения с системной магистралью (фиг.6) содержит первый и второй магистральные усилители 13/ и 138 адресных сигналов, двунаправленный магистральный усилитель 139 информационных сигналов, первый и второй элементы 2И-КЛИ 140 и 141, первый и второй элементы КЛК 142 и 143, пер- 25 вый элемент HE 144, триггер 145, третий и четвертый магистральные усилители 146 и 14/ адресных сигналов, первый 148 и второй 149 элементы И, счетчик 150 и второй элемент НЕ 151.

Позициями 152...1/4 обозначены входы и выходы блока.

Однонаправленные магистральн re усилители адресных сигналов предназг»a er»br для коммутации адресных сигна- 35 лов АО...A15 с внутренней адресной шины на системную . Двунаправленные магистральные усилители информационных сигналов предназначены для коммутации данных с внутренней магистрали 40 на внешнюю системную шину и, наоборот, с системной шины на внутреннюю информационную шину.

Элементы 2И-ИЛК 140 и 141 и элемент HF 151 предназначены для комму- 45 тации управляющих сигналов ЧТН и ЗАП на системную шину при отсутствии сигнала ППД на входе 166. При наличии этого сигнала на системную шину поступают сигналы ПРМ (вход 166) на ВДЧ (вход 168).

Элементы ИЛИ 142 и 143, триггер

145, элементы И 148 и 149 и счетчик

150 предназначены для формирования сигнала ОТВ на выходе 169 при наличии его на входе 15/ блока. При отсутствии сигнала ОТВ на входе 15/ в течение установленного интервала времени производится искусственное его формирование элсмсr»TÎM !! !!1 143, тр»»ггером 145, счетчиком 150 и элементом !! 149.

Вь.ходы магистральных усилителей

137 и 138 адресными шинами АО ...A7 первьр» н АЬ, .А15 второй соединены с системной шиной, а адресные входы первого подключены к адресным !п»»на»» внутренней магистрали, адресные входы второго магистрального усилителя

138 соединены с соответствующим»» выходами магистральных усилителей 146 и 14/. Вход магистрального усилителя

146 соединен с входом 160 блока, вход магистрального усилителя 147 — с входом 161 блока. Двунаправленный магистральный усилитель 139 данных подключен к системной шине выходом 154 к внутренней шине данных входом 162.

Блок 6 сопряжения с локальной магистралью (фиг,/) содержит элемент

HE 1/5, первый 1/6, второй 1// и третий 1/8 элементы И, мультиплексор

1/9, элемент ИЛИ 180, первый 181 и второй 182 однонаправленные усилители адресных сигналов, rrepr»rrr» 183 и второй 184 двунаправленные магистральные усилители, первый 185 и второй 186 выходные усилители, четвертнй элемент И 18/, третий 188, четвертый 189 и пятый 190 однонаправленные усилители адресных сигналов. Позициями 191...211 обозначены входы и выходы блока 6.

Однонаправленные магистральные усилители 181, 182, 188, 189 и 190 адресных сигналов предназначены для

r коммутации адресных сигналов AO

А19 » с внутренней адресной магистрали на локальную шину. Младшие разряды адреса АО ...А/, поступающие на

I I вход 191, переда»отся с помощью магистрального усилитсля 181 на выход

204. Старшие разряды A8 ...A15 передаются с входа 193 через магистральные усилители 182 и 189 при отсутствии сигнала ППД на входе 194, фсрмируемого элементом НЕ 1/5, на выход 205.

При наличии сигнала ППД на входе

194 старшие разряды адреса передаются с входа 192 на выход 205 через магистральные усилители 188 и 189. Магистральный усилитель 190 расширяет адресное поле локальной шины. Адресные сигналы A15 ...А19 поступают на вход 203 и коммутируются на выход

208 при наличии разрешения сигнала

16/2460

Р 1МО н» входе 1 . 6. 1вунэправленные маги< Tpa.ihHI!» ус«ннтели 1"-. 3 и 184 коммутирую- 8-разрядную внутреннюю шину данных (вход 1951 на 16-разрядну. лину д-<нн. <х ПО.. >7 (выход 2< /) и ВВ .. 11 - 5 (выход 209) . П< дключение младшего илн c1 àpï<. го байта данных нэ локальHую лину < существляется элементами 1 !// H 1<8, 10

;ьти I:I< ксор 1/9, вых:>днь<е усиля-. «ни 85 и 86, лементы ИЛИ 180 и

<8 осчшес;«ляюз коммутацию управляющих сигнал< в ЧТП, ЗАП. 11РМ и БДЧ на локальну. шину. !5

Устр < с;в< д.<л соп1<яженич рабо гает в следующих режим.х об ена информацией между магистралями: передача информации с с.",стенной шины на локальну. и на борог, передача информации с систе;-.н .Г шины на внутреннюю пам <т- оп< рац.онно -с блока и наоборотг, переда <а информчции с локальной

1 рупп;; †;:; пересьп «:a массива данных по воляет значительно повысить б стродейств.".е за сч"т авто:л;тического формиров;iия текущего адреса и авто- 45 матического <1>ормиронания к; чпа массива п..ресмпэем х дан..hix, Обме н III

ВДЧ. После занесения управляющего слова в блок программного управления

I!

Наличие дву:< H<çàHH<.I<ìûõ магистралей — снс.темп:и,ñ 8-раз.,яд»ой шиной да; ны;. I л »;..;ь«ой O 16-разрядной "ин< Й д гннь<х) I

Пан <х по с<а<;. «н < .. нне, ОбъединеHHe I II<ßË H

: яетсл про<в,::л но путем настройки бл< -а "Ip« i l . много упр:<влеки» H ди ll иост:icI и . соответствующий режим. Уп; ..<зки< об;.:H< M осуществлчстся блок;л", г,.уппо. < и пересылки данных в соответствии .-. задан«ем предварительно занесенным в ieго операционным 40 блоке м,. и диагностики локальная и системная магистрали подготавливаются к обмену.

В блок групповой пересылки данных заносится управляю<цее слово, содержащее д„пину массива, а в буФерные регистры заносятся начальные адреса пересылаемого массива состемной и локальной магистралей и выставляется сигнал запроса достугэ магистрали (ЗДМ) в операционный блок, Микропроцессор операционного блока входит в режим Захват", по которому адресные, информационные и управляюьцие сигналы отключаются от внутренней магистралей. При этом формируется сигнал разрешения доступа магистрал<п (РДМ), поступающий в блок групповой пересылки даннь<х, пo которому адресные, управляющие и шины данных подключатся к внутренним магистралям. В дальнейшем управление внутренней магистралью осуществляет блок групповой пересылки данных. Выполняется групповая пересылка массива данных в соответствии с заданием, хранимым в блоке групповой пересь:.:ки данных. После выполнения пересылки массива данных блок групповой пересь<лки данных отключается от внутренней магистрали и управление передается операционному блоку путем снятия сигнала захвата (ЗД 1). Операционный блок отключается от системной и локальной магистралей„ Каждая магистраль переходит в автономную работу. Ва локальной шине осуществляется параллельная, управляемая арбитром, обработка полученной при пересылке информации, на системной шине — сбор и накопление полученной от обьекта информации.

При включении питания операционньпл блок 1 устанавливается в исходное состояние внутренним сигналом установки (УСТ), формируемым формирователем 25 (фиг.2),. По сигналу

УСТ микропроцессор 18 (фиг„2) устанавливается в исходное состояние по цепи: вход 2/ элемента ИЛИ 21, вход КЕЯ?Х генератора 1/, выход

РЕВЕТ генератора 1/, вход PESFT микропроцессора 18. В программный счетчик микропроцессора заносятся нули, и микропроцессор обращается к памяти 20 (фиг.2) с нулевым адресом. Память предназначена для хранения рабочей программы управления объектом.

В соответствии с алгоритмом работы

-программы, записанной в памяти, опе13

1612460 рационный блок 1 (фиг.1) обращается к различным блокам устройства, передавая им или принимая от них информацию. При этом на шине 14 микропроцессор операционного блока 1 формирует адресные сигналы АО...Ai5 соответственно с которыми дешифратор /

hopмирует признак обращения к одному из внутренних блоков., На внутренней шине 13 операционный блок 1 формирует сигналы ЧТН, ЗАП, ПРМ, ВДЧ. По внутренней информационной шине 12 производится обмен данными между блоками устройства. При этом необходимо согласовать между собой быстродействие операционного блока 1 и других блоков устройства, Для этого после каждого обращения операционного блока 1 к другим блокам он переходит на анализ сигнала "Готовность", который поступает от магистрали 15 через блок 5 в виде сигнала ОТВс на вход

29 операционного блока при обращении к системной магистрали или поступает 25 от локальной магистрали 16 через элемент И 11 в виде сигнала ОТВл на вход

30 операционного блока при обращении к локальной шине. Если готовность не подтверждается, то микропроцессор 18 (фиг.2) операционного блока 1 переходит к состояние ожидания и выставляет сигнал "Подтверждение ожидания" (СПО), который сохраняет активный уровень до тех пор, пока не поступит сигнал

Готовность". В течение состояния ожидания информация на внутренних магистралях адреса и управляющих сигналов остается неизменной.

Блок 3 предназначен для формиро- 40 вания сигналов расширения адресного ! I пространства А15 ., А19, сигналов управления локальной магистралью

"Захват" (ЗХВ), нПрограммный перезапуск (УСТП), Управление (УПР), 45 сигналов "Запрос доступа к локальной шине" (ЗДМО), "Групповая пересылка данных" (ЭГПД), "Внутриблочная пересылка данных" (ВПД), "Разрешение доступа к системной магистрали" (РДСМ), "Запрос прямого обмена" (ЗПД), анализа сигнала Подтверждение захвата" (ПЗХВ). Признаком прямого обмена между локальной и системной шинами является сигнал ГПД.

Из адресов А18 и А19 в блоке 3 формируются сигнал ЗДМО, который поступает в арбитр 4, и сигнал РДСМ, который поступает на блок 5. Сигнал

РД(Ж формируется, если операционному блоку 1 необходимо обменяться информацией с системной магистралью. По этому сигналу блок 5 открывает магистральные усилители для осуществления обмена с системной магистралью.

Сигнал ЗДМО формируется, если операционный блок 1 обменивается информацией с локальной магистралью 16. Сигнал ЗДМО поступает на арбитр 4 локальной шины. Арбитр 4 в соответствии с состоянием сигналов ЗДМ1 и ЗД?12 (запросы на доступ к локальной магистрали от других активных элементов, подключенных к этой шине) и в соответствии с их приоритетами формирует один из сигналов "Разрешение доступа к локальной магистрали

РДГ1О, РДМ1, PJP12. Сигнал РДГ10 поступает на блок 6 и разрешает обмен между устройством и локальной магистралью Кроме того, он подается на один из входов элемента И 11, на другой вход которого приходит сигнал

"Ответ" с локальной магистрали 16.

На выходе элемента И 11 формируется сигнал ответа ОТВл, который поступает в операционный блок 1 для формирования сигнала Готовность

Блок 2, первый 8, второй 9 и третий 10 регистры адреса предназначены для прямого (минуя операционный блок) обмена информацией между памятью операционного блока 1 и системной 15 или локальной 16 магистралями (внутриблочная пересылка данных — ВПД) или для прямого обмена данными между локальной и системной магистралями (групповая пересылка данных ГПД).

Прямой обмен информацией (минуя операционный блок) удобен тем, что перемещение больших массивов информации (файлов) идет быстрее, чем под управлением операционного блока. Это связано с тем, что отпадает необходимость операционному блоку следить за текущим адресом перемещаемого файла для формирования признака конца перемещения и нет необходимости в последовательном чтении информации операционным блоком из источника и записи в приемник.

Под управлением микропроцессора операционного блока в блок 2 заносятся начальный адрес перемещаемого массива, длина массива и направление перемещения. В блоке 3 иэ адресов расширения А18 и А19 формируются

16/2460

15 признаки обращения х локальной или к системной шинам (ЭДИО или РДСИ).

В случае обмена данными между шинами в блоке 3 формируется сигнал

"Групповая пересылка данных" (ГПД) и одновременно сигналы РДСМ к ЭДКО.

В блоке 3 происходит также формирование сигнала "Запрос прямого обмена даннымив (ЗПД), в ответ на который блок 2 формирует сигнал "Запрос досту; — ..a на внутреннюю магистраль" (3! 1) ° а операционный блок 1. Блок

1 отвечает сигналом разрешения доступа на внутреннюю магистраль (РДМ) и отключается от внутренних магистралей путем снятия адресных, информаLtH()HHbIx и управляющих сигналов: Блок

2 выставил т на внутреннюю адресную шину информацию о начальном адресе

A0...А" перемещаемого массива и в со - етствии с направлением перемещени; и," .лэ ЧТИ, ВДЧ или ЗАП, ПГ на вь rT"енню шину управления. Синхрониз. руя : сиг .алом Ф2, блок 2 25 инкременчирует Hd÷à тьный адрес и выставля т егг на адрегную шину до тех

rrr q, -., не п .ре,золнится счетчик длинь 1ассив», При этом блок 2 снимает:.;г .- .. - П1, ши;..-;::н г,,енней ма- 30 г ". грал::нг г з rrr редаются нод у правлени = ог;. -:г:"ог;.:го O .îr:à Чак 1 ак блок Z форь. р;ет толI.Ко младший байт ".дрес, :О ..Л!,,..пх формирования ст;.рше "о байта адреса . ."., . „А1 > служ." первьгr 8, второй 9 и - регий

10;.-.гистры ад- . са. Пад управлением операц гонного блока старший байт адреса д; я ..стройств системной магистра.и зан".счт х в гс вый регистр 8

1 40 для устройств локальной магистрали— во второй регистр 9, для внутренних о..оков устро. ства — н третий регистр

10.

Формул а изобретения

1. Устройство для сопряжения системной и локал.,нои магистралей, содержащее операционный блок, адресный выход которого через внутреннюю магистраль подключен к первым адресным

50 входа блоков сопряжения с системной и локальной магистралями и входу дешифратора, управляющие выходы операционного блока через внутреннюю магистраль соединены с управляющими

55 входами блоков сопряжения с локальной и системной магистралями, информационный вход-выход операционного блока через внутреннюю магистраль соединен с первыми информационными входами выходами блоков сопряжения с системной и локальной магистралями, причем адресные выходы блоков сопряжения с системной и локальной магистралями являются адресными выходами устройства для подсоединения соответственно к системной и локальной магистралям, вторые информационные входы-выходы блоков сопряжения с системной и локальнои магистралями являются информационными входами-находами устройства для подключения соответственно к системноч и локальной магистралям, группа управляющих входов-выходов блока сопряжения с системной магистралью является группой управляющих входов-вьгходов устройства для подклю1ения к системной магистрали, а управляющие выходы блока сопряжения с локальной магистралью являются управлякщими выходами устройства для подключения к локальной магистрали, выходы тактовый, ожидания и установки операционного блока ".îåäèíåíû с одноиме .ными вха,",ами Глока сопряжения с системной магистралью, вход "Ответ от системной магистрали" операционного блока соединен с тактовым выходом эпоха сопряжения с сисгемной магистралью. о т л и ч а ю щ е е с я тем, что, с целью расширения функциональных воэможностей за счет обеспечения одновременной независимой работы по двум магистралям и повышения производительности, в него введены блок групповой пересылки данных, блок управления доступом к магистралям, арбитр локальной магистрали, первый, второй и третий регистры, элемент И, выход которого подключен к входам Ответ от локальной магистрали" операционного блока и блока групповой пересылки данных, вход нОтвет от сис емной магистрали" которого соединен с сдноименным выходом блока сопряжения с системной магистралью, входы

"Подтверждение прямого доступа" блоков сопряжения с системной и локальной магистралями и блока управления доступом к магистралям соединены с первым стробирующим выходом блока групповой пересылки данных, второй стробирующий выход которого соединен с входом "Запрос доступа к магистрали" операционного блока, стробирующит выход которого соединен с входом

16/2460 Разрешение доступа к магистрали блока групповой пересылки данных, тактовьй вход которого соединен с тактовыми входами арбитра локальной

5 магистрали блока управления доступом к магистралям и с тактовым выходом операционного блока, адресный входвыход блока групповой пересылки данных через внутреннюю магистраль соединен с адресным входом блока управления доступом к магистралям и с входом дешифратора, информационный вход-выход блока управления доступом к магистралям через внутреннюю магистраль соединен с информационными входами первого, второго и третьего регистров, информационным входом-выходом блока групповой пересылки данных„ информационным входом-выходом операционного блока, управляющие выходы блока групповой пересылки данных через внутреннюю магистраль соединены с входами записи-чтения первого, второго и третьего регистров, управ- 25 ляющ»»л»и входами блока управления доступом к магистралям и управляющими выходами операционного блока, первьй, второй и третий стробирующие выходы блока управления доступом к магист- ЗО ралям являются соответствеш»о вь»ходами "Захват", "Программный переза»»уск", Управление устройства для подключения к локальной магистрали, причем второй стробирующий выход бла35 ка управления доступом к магистралям подключен к входу "Программный перезапуск" операционного блока, вход Подтверждение захвата" блока управления доступом к магистралям является одноименным входом устройства для подключения к локальной магистрали, четвертый и пятый стробирующие выходы блока управления доступом к магистралям соединены соответственно 45 с входами групповой и внутриблочной пересылки данных блока сопряжения с локальной магистралью и арбитра локальной магистрали, входы Установка блока управления доступом к магист50 ралям, арбитра локальной магистрали соединены с выходом Установка" операционного блока, перььй, второй, третий, четвертый и пятый» выходы де»ш»фратора соединены соответственно с

55 . синхровходами первого, второго и треЭ тьего регистров, блока групповой пересь»лки данных и блока управления доступом к магистралям, шестой и седьмой стробирующие выходы которого соединены соответственна с входам

"Разрешение доступа к с »стел»»»ой магистрали" блока сопряжения с системной магистралью и входам Запрос прямого обмена данными" блока групповой пересылки да»»»»»лх, выход второго регистра и адресный выход блока управления доступом к магистралям соединены с вторым и третьим адресными входами блока сопряжения с локальной магистралью, выход третьего регистра через внутрепнюю магистраль соединен

> с первым адресным входам блока сопряжения с локальной магистралью, первый стробируюший выход арбитра локальной магистрали соединен с первым входам элемента И и с входом "Разрешение доступа к локальной магистрали" блока сопряжения с локальной л»агистралью, второй и третий còpo»ntðóþ» t»»å выходы арбитра локальной магистрали являются соответственно первым и вторым выходамп устройства "Разрешение доступа к локальной магистрали" для подключения к локальной магистрали, второй вход элемента И является вл;одом устройства Ответ локальной магистралин для подключения к локальной магистрали, первьй и второй управляющие входы арбитра локальной л»агистра.ш являются первыми и вторым входами устройства

Запрос доступа для подключения к локальной магистрали, восьмой стробирующий выход блока управления доступом к магистралям соединен с входом

"Запрос доступа к локальной магистрали арбитра локальной магистрали, выход первого регистра соединен с вторым адресным входом блока сопряжения с системной магистралью, 2. Устройство по и.1, .о т л и ч а ю щ е е с я тем, чта блок групповой пересылки данных содержит первый, второй, третий и четиертьй элементы ИЛИ-FIE, дешифратор, триггер запроса доступа к магистрали, первьй и второй элементы ИЛИ, счетчик младш»»: разрядов адреса, счетчик длины массива, триггер режима работы, первый, второй, третий», четвертый, пятьй, шестой, седьмой, восьмой и девятый элементы И, магистральный усилитель, счетчик управления, элемент НЕ и элемент И-НЕ, причел» первые входы первого, второго и третьего элементов ИЛИ-HE объединены и подключены к входу "Вьдача" блока, информационгнй

19

16/2460

15

20 вход дешифратора и выход магистрального усилителя являются адресным входом-выходом блока, стробирующий вход дешифратора соединен с синхровходом блока, синхровход триггера запроса доступа к магистрали подключен к входу запроса прямого доступа блока, а вход сброса подключен к выходy счетчика длины массива,