Матричный вычислитель

Матричный вычислитель

Иллюстрации

Показать все

Реферат

 

Изобретение относится к вычислительной технике и может быть использовано в качестве звеньев спецпроцессора, вычисляющего значения функций методом непрерывных дробей Эйлера, или для определения значения выражения α = Z<SP POS="POST">2</SP>/(A + XY). Изобретение является дальнейшим усовершенствованием матричного процессора, вычисляющего зависимость α = X<SP POS="POST">2</SP>/Z. Целью изобретения является расширение функциональных возможностей процессора за счет вычисления элемента непрерывной дроби Эйлера. Поставленная цель достигается тем, что матричный вычислитель содержит N блоков вычисления разрядов результата (N - разрядность операндов), N блоков вычисления первых компонент произведения, N блоков вычисления компонент делимого, N - 1 блок выделения вторых компонент произведения и сумматор компонент. 5 ил.

СОЮЗ СООЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК (5))5 G 06 F 15/347

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А ВТОРСКОМ,Ф СВИДЕТЕЛЬСТВУ ч !

1 О о Э фь 4

С) ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМ

ПРИ ГКНТ СССР (21) 4738908/24 (22) 19 ° 09.89 (46) 23,08.91. Вюл. У 31 (71) Институт проблем моделирования в энергетике АН УССР (72) А.И.Стасюк, Г,С.Григорян и В.С„Мазурчук (53) 681,325(088.8) (56) Пухов Г,Е,, Евдокимов В.Ф., Синьков M.В. Разрядно--аналоговые вычислительные системы. — М.: Советское радио, 1978, Стасюк А.И. Однородные многофункциональные матричные процессоры.—

Киев, 1983, АН УССР. Институт э:,ектродинамики, М 35 1, с. 9, рис. (54) МАТРИЧНЬЙ ВЬ1ЧИСЛИТЕЛЬ (57) Изобретение относится к вычислительной технике и может быть использовано в качестве звеньев спецИзобретение относится к вьгчислительной технике и может быть использовано в качестве звеньев спецпроцессора, вычисляющего значения функций методом непрерывных дробей Эйлера, или автономно — для определения значения выражения OC= z2 r/(à+õó).

Цель изобретения — расширение функциональных возможностей за счет вычисления элементов непрерывной дроби Эйлера, На фиг. i представлена блок-схема матричного вычислителя для случая, когда разрядность операндов п = 6; на фиг.2 — схема реализации блока вычисления разряда результата; на фиг.3 — схема реализации блока вычис, „„Я „„1672470 А1 процессора, вычисляющего значения функций методом непрерывных дробей

Эйлера, или для определения значения выражения с = z> /(а+ху) . Изобретение является дальнейшим усовершенствованием матричного процессора, вычисляющего зависимость с = х /z. Целью изобретения является расширение функциональных возможностей процессора за счет вычисления элемента непрерывной дроби Эйлера. Поставленная цель достигается тем, что матричный вычислитель содержит и блоков вычисл ния разрядов результата (n — разрядность операндов), п блоков вычисления первых компонент произведения, и блоков вычисления компонент делимого, и-1 блоков выделения вторых компонент произведения и сумматор компонент. 5 ил, ления второй компоненты произведения; на фиг.4 — схема реализации блока вычисления первой компоненты произведения; на фиг.5 — схема реализации блока вычисления компоненты делимого.

Матричный вычислитель содержит блоки 1 (i) вычисления разрядов результата, блоки 2 (i) вычисления первых компонент произведения, блоки

3 (i) вычисления компонент делимого, где i = 1,п п — разрядность операндов (цифрами в скобках показаны порядковые номера блоков, узлов, элементов, входов, выходов), блоки 4(К) вычисления компонент произведения, где К = 1, п-1, сумматор 5 компонент, выходы 6 (i) разрядов знаков резуль1672470 тата, выходы 7 (i) разрядов результата, вход 8 второго сомножителя, входы 9 (i) разрядов первого сомножителя, входы 10 (i) разрядов третьего сомножителя, вход 11 четвертого сомножителя, вход 12 константы, вход

13 операции блока вычисления разряда результата, вход 14 переноса, вход

15 шага вычисления и вход 16 режима блока 1 вычисления результата, выход

17 знакового разряда блока 1 вычисления разряда результата, вход 18 операции блока 4 вычисления второй компоненты произведения, выход 19 переноса блока вычисления разряда результата, выход 20 шага вычисления блока 1 вычисления разряда результата, выход 21 косвенного значения разряда блока 1 вычисления разряда результата, вход 22 косвенного значения разряда блока 4 вычисления второй компоненты произведения, выход 23 разряда результата блока 1 вычисления разряде результата, вход 24 компоненты делимого блока 1 вычисления разряда результата, выход 25 компоненты делимого блока 3 вычисления компоненты делимого, вход, 26 суммы блока вычисления разряда результата, выход 27 суммы блока 2 вычисления первой компоненты произведения, вход

28 второй компоненты блока 1 вычисления разряда результата, выход 29 второй компоненты блока 4 вычисления второй компоненты произведения, выход

30 вектора первой компоненты блока 2 вычисления первой компоненты произведения, вход 31 вектора первой компоненты блока 2 вычисления первой компоненты произведения, вход 32 второго

40 сомножителя блока 2 вычисления первой компоненты произведения, вход 33 константы блока 2 вычисления первой компоненты произведения, вход 34 разряда первого сомножителя блока 2 вычис45 ления первой компоненты произведения, вход 35 разряда первого сомножителя блока 4 вычисления второй компоненты произведения, выход 36 вектора второй компоненты блока 4 вычисления второй компоненты произведения, вход 37 вектора второй компоненты блока 4 вычисления второй компоненты произведения, вход 38 второго сомножителя блока 4 вычисления второй компоненты произведения, выход 39 вектора делимого блока вычисления компоненты делимого, вход 40 вектора делимого блока 3 вычисления компоненты делимого, вход 41 разряда третьего сомножителя блока 3 вычисления компоненты делимого, вход 42 предыдущего разряда третьего сомножителя блока 3 BbIчисления компонент делимого, первый вход 43 четвертого сомножителя блока

3 вычисления компоненты делимого, второй вход 44 четвертого сомножителя блока 3 вычисления компоненты делимого.

Блок 1 разряда результата предназначен для реализации очередного шага вычисления с целью определения значения и знака разряда результата, а также обеспечения необходимых выходных сигналов для следующих блоков и содержит (фиг.2) и-разрядный сумматор-вычитатель 45, п-разрядные сумматоры 46-49, первый и второй блоки по и элементов И 50 и 51, элемент

ИСКЛЮЧАЮЦЕЕ ИЛИ 52, одноразрядный сумматор 53, элементы И 54-57, элемент И-НЕ 58, элемент ИЛИ 59 и элементы НЕ 60 и 61.

Блок 2 первой компоненты произведения предназначен для определения на каждом шаге вычисления значения вектора первой компоненты и результата его сложения с разрядным вектором константы и содержит (фиг.4) и-разрядные сумматоры 62 и 63, блоки из и элементов И 64.

Блок 3 компоненты делимого предназначен для формирования на каждом шаге вычисления вектора делимого и вычисления компоненты делимого и содержит (фиг.5) элемент НЕ 65, первый и второй блоки по и элементов И 66 и 67, и-разрядный сумматор 68, и-разрядный сумматор 68, и-разрядный сумматор-вычитатель 69.

Блок 4 второй компоненты произведения предназначен для определения на каждом шаге вычисления значения вектора второй компоненты и вычисления второй компоненты произведения и содержит (фиг.3) первый блок из и элементов И 70, и-разрядный сумматорвычитатель 71, второй блок из и элементов И 72, Работу матричного вычислителя поясним на примере, когда разрядность операндов и = 6.

Непрерывная дробь Эйлера записывается как

1672470

R,гг

Т = R + о 1+

RnZ

1+у„z г

+ 23 + +

1+у г

R„г

1+У!г+Т2

Т = К + Т; Т х

2 х

I х е х

3 х

R z ... Т„= -в — — —-1+у„г+Т.„, (2) ! х

2 х

Ъ х где z 1

25 Между ними существует зависимость,СЕ3,-,СЕ-Ь, 2»", С-1

3 z-=1 где Я = 1 приЕ

z = 0

4 35 ч q u v а= а а ... а; 04=K М." К Ч p(<) -I V <, -I) V, хр(=х ° 04+ 2 О4 х

40 v ° 1 вектор О(. называется i-мерным и имеет в ч <, 1

OC. = О4 О 0

Представим выражение (4) в развер45 нутом виде для 1, 2, 3, 4

0

%

0

4 2 1 3

z+zzzz

z+ г z

4 х

У

2 х04 +g.х

xg + x0L

2 5 х О з х Оо

1 4

+ Z Z

2 4

Z Z

3 4

+zz

z э

+gх

25 I4

+О х + xOC

2 4 хO(Э 4 х О(4 4 х ОС (5) Представим ее в виде скобок Горнера

Из выражения (2) вытекает, что если моделировать вычислитель, реализующий зависимость вида г2

О .= -- — —, либо z r — Qa .ó)=0, а+ху (3) то на его основе можно построить дру,гой, вычисляющий непрерывную дробь

Эйлера с заданной точностью.

Запишем выражение (3) в раэрядноинтерпретированной форме

-2P И1 -е чДе

2 r г z+ r 2 z г н Е ez

ЕЧ Ч P;,V IЧ

2 аК+ у (x g+ 2 ° g+

e-I

+ 2 g х ) (4) ч v где а ОС вЂ” разрядные векторы константы а и результата (g записываемые в виде

p V где х,у,r и 0C — разрядные матрицы соответственно первого сомножителя х, второго сомножителя у,четвертого сомножителя и результата О,которые представляют собой ленточную матрицу, столбцами которой являются разрядные векторы чисел.

Разрядная матрица первого сомножителя х имеет следующие вид (п=З)

I разрядные векторы матрицы квадрата третьего сомножителя чЯ

x — разрядный вектор первого сомножителя х, формируемый следующим образом

t ч Л 2 Э 4

>; "= х х х . х при 2.

По методу разрядной декомпозиции

1672470 с 2 -1 -Z» 1, у, 0

+ Q

- 2. " " 1, у 0

4 -„> -5 х; 2 "° )3 = 2 у ° б/, а+ 2 >/,>

4 4 г =0 + ° r.

>. I

I »t» - > (» Ft) у +Q z — (2 ° и+2 1 ) S ° 8 ° I- » >1» »»

I (-1»+» j c у. =у — (2 а+ 2 .,) 1»,; С у; "-0 у 0 >

> я

1», > ; ф „ > 0

>/

»> >-1 п1 Г . >, /g-(!Ô 1>

1, у, I

01 У

C 0

> >

) +

-(Zt-ilI л ° ) + 2

5>»в

3, z

1, z

-2(>4>) — 2 Q+2 (° г S;+,, где S1 +, 1

= 0 (i+ »i

С помощью выражения (4) организуем вычислении в виде рекуррентных процедур, каждая из которых является моделью разрядного уравнении, » у =у — 2 ° x+ (2

» 1 2.

1 »

»»,. » + 0t g >

Ц» =2 -; Q =2 r+Каждая посл» ду:". щая компонента неlf - (A%23 +»

-I

y = у, — 2 P>. .х + (2

1 1 Г >+I

Реэультаi вычислений образуетси в знаковом коде, г ричем i-й компоненте 45 вектора »(присваивается знак S, » ..

Матричнь»й вычислит<.ль элемента непрерывной дроби Эйл-ра работает следующим образом.

На вход 30 подаетси знаЧение кон— станты и. На входи 33 i1) — 33 (6)

/ 50 подаются значе»»ия раз рядов первого сомножителя х> на вход 28 — значение второго сомножителя у, на входы 41(1)41(Ь) - значения разрядов третьего

55 сомножителя z, на вход 43 — значение четвертого сомножителя r..

Следует отметить, что од»»сразрядный сумматор 49 и логически элеменПервое разрядное уравнение для определения значения старшего разря>/ да искомого вектора формируется следующим образом известно» о вектора определяется как ть» HF. 46, И 48, 50, 51 и 52, И-НЕ 47

i» ИЛИ 53 выполняют логическую функ1 > цию М = S, Л Р;,9 S, P(p(+ М, + Р;, ), где Р,, — перенос.

Блоки 2 вычисления первых компонент произведеFiHH вычисляют значе- (1»1 > нии BeKTopGB первых компонент 2 и результаты нх сложении с соответствующим значе1»ием разрядного вектора константы 2 а.

Бло ки 3 в ыч и сле ния ко мпо не н т д елимого формируют векторы делимого Q и значения компонент делимого

Блоки 4 вычисления вторых компоне" произведения вычисляют значения

16 722? 7 0

j??

Э-! <.2) 14-4

Вторых компон ?4 T 2 ° t(x H

«(< 4Z)ë векторов второй компон»п11ь? 2

411 для чего используется «О свен но» значение разряда р(S

После окончания переходного процесса в схеме на ее Выходах 1S(1)

18 (6) устанавливаютсл з наче пил coO Tветствую??Вгх разрлдо<3 результа га, а на выходах 12 (! ) — 2 сб) — их соо гв е тств ующие з н аки.

Вычислитель является универса31;— ным в том аспекте, что в 3а псимости от значений входных переме пь?х он

Вьгчисляет резуль < аты альт»рпатив??Ых

15 функций, таких как, например

z. /(а+ху); z /х ; г/(а+х) 34 т.д .

Ф о р м у л а и 3 о б р е т е н и я 0

Матричный Вычислит»ль, co,:ержа?!?ий сумматор компонент, о т:1 и ч а ю ш и и с я тем„что, с целью расширения функциональных ьозмс;постеп

25 счет вычисле нил злемен;а лепре рывной дроби Эйлера, в него введены и блоков вычисления разрядов результата, где

n — p:.çðÿäíîñòü операндог, и блоков вычисления первых компонен IpoH3Beденил, и блокоВ вычисления компонент делимого, и-1 блоков вычисления В Орых компонент прсиэвег?»1?ия, г??-, вход операции n»рвого б1?ока ь-.,. Ilcле30 ния раз ряда р 3 уль; ата со .!,IIH " с входом логической ецпни и гыч??: ?«»- 35 ля, вход пере.. < са, BKîä:и;?га вычисления и вход ре3?п4ма первого блока вычисления разряда результата соединены с входом логическогс нуля Вычислителя, выход знакового разряда 3 — го блока вычисления разряда, i=1,2,,, и, соединен с входом операции (1+1)-го

e

i-го блока вычисления разряда результата СОЕДИНЕН С ВХОДОМ КО< Вс.??НОГО зла

Вычисления разряда результата соединен с выходом соответств)?<???!»I о разря-да результата вычислит ля, Вход 1«! 1пон»нты делимого п< рвс го блока пыч?;с.пс пия разряд;3 рез ульта < а с »141? н с вь?ходом сумматора компопс пт, в,. д

Ко. <пОнен ты делимо г0 ш-гo блока вычис.лепил разряда результата, где

m — 2 3 * . n l, c0»!1111!»н с ВыхОдОМ

« kI310íåk!òû делимого (m+1 ) -го блока

В»; !исления компонепть делимого, вход компоненты делимого и-го блока вычисл»ния разряда р»зультата соединен с в..;01?0... логического пуля Вычпслитс ля, 13 ХОД C) ИМЬ? 3 ГО ОЛОКа ВЫЧПС!1»? IИЯ PB3 ря ?а< pt!3)ËÚTñITË СОЕДИНс и С ВЫХОДОМ

cум;ъ? 1 го блок» вычисления 1!ервой компон»нты произвед»H

J второй компоненты 1-го блока ВычпслеПИЯ ВтОРОй КОМПОНЕНТЫ ПРОПЭ?3<.ДЕНИЛ, Вход второй компоненты и-го блока вычисле ния раз ряда ре = ультата сос ди с в хо!?ом логllч cK0 ГО 1!У IЯ 13ьIчислl< те лл, выход вектора п»рвоп компоненты

i-го блска вычпсл»гп?л первсй компо11»HТЫ Пр011звe ДС 1!Ия СОС!;(11?!с .Н СО СД1 гом на (i+1) разряд в сто.?0») младшпх с в ходом вектора 1?с р? о!! комг?онсп гы (14 ) 1 О бtIo«P- Ви !слс ппч I!e p13011 компопенты произведен??«, В>,o!g 1, к г0 ра первой компоненты первогo блока вычисления первой компоненты проиэвесоединен с 13ходом .Но гпческог0

1?у<ы пычпсJII4T»ля, вхо!1 второго сомножителя i-го блока Вычисления первой компоненты произведе н1?я соединен с

BKO,:!ОМ ВтврОГО СОМНОж??т»ЛЯ ВЫЧИСЛИТЕлл со сдьигом на 23 р?3рядо?3 в с торо. ??<адь?1!Х B.40 (KÎIIC I анTI.I 1 - «О блока В?ы ?исления первой компоненты проп.?k?»JI»«?гя соединен с Входо l константы вьгп.с JIHT»ëÿ со сдвигом на i разрядов в . горону ыладш1?>:, Вход разря,?а перВ <31 О с ом1?Ол.?4телл (1+ 1 ) ГО ?« Ока Вы числе? ?ия первой компоненты произв »ценил соединен с входом разряда первого сомножителя 1-го блока вычисления второй ко.?поненты произведен! я и с (1+ 1 ) м разрядОМ Входа пе рв О 1 o со множителя вычислителя, вход разряда первого сомножителя первого блока вы

1672470

12 первого сомножителя вычислителя, выход вектора второй компоненты К-го блока ! вычисления второй компоненты произведения, К 1, 2,..., п-1, соединен со сдвигом на (К+2) разряда в сторону младших с входом вектора второй компоненты (К+1)-го блока вычисления второй компоненты произведения, вход вектора второй компоненты первого блока вычисления второй компонен ы произведения соединен с входом логического нуля вычислителя, вход второго сомножителя К-го блока вычисления второй компоненты произведения соединен с входом второго сомножителя вычислителя со сдвигом на (2К-1) разряд в сторону младших, выход вектора делимого (i+1)-го блока вычисления компоненты делимого соединен со сдвигом на один разряд в сторону младших с входом вектора делимого (i+2)-ãî блока вычисления компоненты делимого, выходы векторов делимого первого и второго блоков вычисления компонент делимого соединены соответственно с первым и вторым входами сумматора компонент, выход вектора делимого первого блока вычисления компоненты делимого соединен с входом вектора делимого второго блока вычисления компоненты делимого, вход вектора делимого первого блока вычисления компоненты делимого соединен с входом логического нуля вычислителя, вход разряда третьего

5 сомножителя (i+1)-ro блока вычисления компоненты делимого и вход предыдущего разряда третьего сомножителя (i+2)-ro блока вычисления компоненты делимого объединены и соединены с выходом (i+1) — го разряда третьего сомножителя вычислителя, вход разряда третьего сомножителя первого блока вычисления компоненты делимого соединен с входом первого разряда третьего сомножителя вычислителя, входы предыдущих разрядов первого и второго блоков вычисления компоненты делимого соединены с входом логического нуля вычислителя, первый вход

20 четвертого сомножителя 1-го блока вычисления компоненты делимого соединен с входом четвертого сомножителя вычислителя со сдвигом íà 2i разрядов в сторону младших, второй вход

25 четвертого сомножителя i-го блока вычисления компоиенты делимого соединен с входом четвертого сомножителя вычислителя со сдвигом h3 (2i-1) разрядов в сторону младших, первый и второй входы четвертого сомножителя первого и второго блоков вычисления компонент делимого соединены с входом логического нуля вычислителя.

1672470 (27

Редактор В.Данко

Заказ 2841 Тираж 388 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, И-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина, 101 л Гг

Составител - А.Зорин

Техред Л.Сердшкова Корректор М.Демчик

11

20