Буферное запоминающее устройство

Буферное запоминающее устройство

Иллюстрации

Показать все

Реферат

 

Изобретение относится к вычислительной технике и может быть использовано при построении буферных запоминающих устройств в системах сбора и обработки информации. Цель изобретения - повышение достоверности работы устройства. Буферное запоминающее устройство содержит блок 1 памяти, мультиплексор 2, регистр 3, элемент И 4, дешифратор 5, мультиплексор 6, счетчик адреса 7 записи, счетчик 8 адреса чтения, регистр 9, элемент ИЛИ 10, формирователь импульсов 11, элемент 12 задержки, триггер 13, элемент И 14, дешифратор 15, информационные входы 16 - 17, вход 18 синхронизации записи, вход 19 признака окончания очередной группы слов, вход 20 синхронизации чтения. Устройство производит аппаратную отбраковку сбойных групп с его хранением привязки информации по времени. Тем самым при отбраковке информации экономится время работы ЭВМ и ее оперативная память. 1 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИС ТИ IE СКИХ

РЕСПУБЛИК (я) G 11 С 19/00

ГОСУДАРСТВЕ%%IA КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4688717/24 (22) 06.05.89 (46) 23.08.91. Бюл. М 31 (72) В.Г.Зинин, Б.С.Маслеников, В.Г.Чибисов и В.И.Юдин (53) 681.327.6 (088,8) (56) Авторское свидетельство СССР

N 1163359, кл. G 11 С 9/00, 1987.

Авторское свидетельство СССР

М 1257704. кл. G 11 С 19/00, 1985. (54) БУФЕРНОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО (57) Изобретение относится к вычислительной технике и может быть использовано при построении буферных запоминающих устройств в системах сбора и обработки информации. Цель изобретения — повышение

Я3 1672527 А1 достоверности работы устройства, Буферное запоминающее устройство содержит блок 1 памяти, мультиплексор 2, регистр 3, элемент И 4, дешифратор 5, мультиплексор

6, счетчик адреса 7 записи, счетчик 8 адреса чтения, регистр 9, элемент ИЛИ 10, формирователь импульсов 11, элемент 12 задержки. триггер 13, элемент И 14, дешифратор

15, информационные входы 16-17. вход 18 синхронизации записи, вход 19 признака окончания очередной группы слов, вход 20 синхронизации чтения. Устройство производит аппаратную отбраковку сбойных групп с его хранением привязки информации по времени. Тем самым при отбраковке информации экономится время работы

ЭВМ и ее оперативная память. 1 ил, 16 .". 27

ИзОбрс.1ение ОГносится к нычиГ:лительн()Й 1 Рх нике и можРт быть ис пол ьзг>нл но при

110с) ()Ot, < !1 буф<" 1)ных злпомина <О<дик уст

Г>Ойс>н (ВЗ");> систРмлх сбора и обрзботки ин 1«орма<Гиь<.

Цель изобретения - понь<шение достонерности работь> устройства.

Нл чертеже приведена схема буферного запо>,инл>ощего устройства

Буферное злпоминз>ощее устройство содержит блок 1 памяти, мультиплексор 2, регистр 3, элемент И 4, дешифратор 5, мультиг лексор 6, счегчик 7 адреса записи, счег чик 8 лдреса чтения, регистр 9, элемент ИЛИ

10. фпрмирог л Гель 11 импульсов, элемент

12 зл.)ес>ж;;<л, <риггер 13, элемент И 14, де ши1 рл<с l«15, liH1ормзционные нхс)ды 1617 усгр<)й< Гн;), t)xOä 18 синхронизации з:>пи и, «ход 19 признака окончания оче1)Г.,>но<й> группы слон (1ч1г), вход 20 си><хрони;«1IgIIL» .<1<Н11<, Vr Грай„гн<>,IE«)00òäåò следующим обрл

В I«;> I;ле работы сигналом начальной установки (1<ег)ь I<а lлльнÎй установки на ертеже не>>с казана) счетчики 7 и 8, регистГ ы 3 и 9 ус)лнлнлиг>з>отс.я н Hóëåt>ñå сосгоя

1<ие, т рй<гнр 13 ус < лнлнлинлется н сог.>олние 1,iio) Ebn rèHxðo! IèýàöL)è).

Сигt!E)ylt,i нз упрлн 1>I!0LLLIIx входах 18 и 20

РЛЗIIÅÑOHÛ НГ> НГ ЕМЕНИ.

В режиме зс)<><<си нз информационные н <оды по<:тупзет слово длнных н ниде ïçpàметра и <)де><тг)ф<лкатора. Спустя некоторое время нл (>хОд < 8 ус <1)ОистГ)н посту<1ае1 сиГ нал синхронизации записи высокого уровня. Сигнал нь<сс>к<>ГО уровня с выхода э .Омн><тл И lll1 10, воздействуя нз управляющие входы муль)иплексорз 6 и блока 1 памяти. подкл>0 Ier к адресным входам . блокл 1 памяти IxoL<û счетчика 7 адреса з 1<1<лсдит блок 1 пзмяти н режим записи. С инфор>ллционных входон 16 c)IOBQ

«La!Iii! ix поступает нз вход мультиплексора

2 и рсгистрл 3. Члrlt" слова данных, соотнетсг«ующл> разрядам идентификатора, постунаел гл.;лсе на вход дешифрзторз 5. При наличии нл инфо>)<изционных входах 16 информлционнь<х слов (их идентификаторы отличны от идентифliKзторз слона времени) на ныходе деши1рлгора 5 будет присчтствонзть сигнал низксно уровня, блок<лрующий прохождение импульса синхронизации записи чР1)ез э<>е »ен Г l l 4. ззг)ись н ре< истр 3 не произв<;ди«:.i Сигнал нь<сокого уровня поянитсл нл ныходе де<снифратора 5 RL)IL ь н случае нл.<ичня нз нходзх 16 БЗУ слова времени (оно име ..т «пределенный идентификзтОр, KOTopt lé об, Lip y>K)<.doT дешифГ>зтор

5), СHII

55 рат ора 5, поступая на первый вход элемента

И 4. разрешает прохождение импульса синхронизатора записи на вход синхронизации регистра 3, в регистр 3 информационных входов 16 записывается слово времени.

При отсутствии сбоя синхронизации, а также при начальной установке, триггер 13 установлен в "1" и на его инверсном выходе присутствует сигнал низкого уровня. который, поступая на управляющий вход мультиплексора 2, подключает к информационным входам блока 1 памяти первые входы мультиплексора 2 (слово данных с входов 16). По заднему фронту импульса синхронизации записи с входа 18. проходящего через элемент ИЛИ 10, содержимое счетчика 7 адреса записи увеличивается на единицу и станови)ся равным адресу записи следующего слова данных. Таким 06ра30М, осуществляется запись слова параметра, поступающеГО по входам 16 в блок 1 памяти по адресу, хранящемуся в счетчике 7 адреса записи.

Сп0ео времени кроме блока 1 памяти запись<вне гся еще и н регистр 3. В любой момент времени в регистре 3 хранится последнее слово времени.

С приходом на вход 19 устройства сигнала Mr анализируется код, поступающий нз входы 17 со с<етчика интервала устройства селекции. На выходе дешифратора 15 высокий уровень сигнала буде-; сформиронзн только для одного фиксированного кода счетчика интервалов. Если приход упомянутого кода совпал во времени с приходом сигнала Mi, то значит в канале синхронизации не обнаружено сбоя. Высокий уровень с выхода дешифратора 15 открывает элемент И 14 для прохождения сигнала Mr на вход синхронизации регистра 9. По переднему фронту сигнала Mr в регистр 9 переписывается содержимое счетчика 7 адреса записи. Следовательно, с приходом Mr, при отсутствии сбоя в канале синхронизации, в регистр 9 запишется начальный адрес записи следующей группы. Триггер 13 не изменит своего состояния (останется в "1" при отсутствии сбоя).

Если с приходом сигнала Mr на входах

17 устройства нет упомянутого выше фиксированного кода, то на выходе дешифратора

15 формируется сигнал низкого уровня. Поступая на первый вход элемента И 14, он запрещает прохождение сигнала Mr на вход регистра 9. По переднему фронту сигнала

Mr триггер 13 по С-входу установится в состояние "0". Возникающий на инверсном выходе триггера перепад сигнала иэ "0" в

"1" поступает на вход синхронизации запиГ.и счетчика 7 адреса записи. В счет«ик 7 иэ регис)рз 8 перепись<нается начальный ад1672527

55 рес записи обойной группы. Запись последующей информации начинается с этого адреса. Этот же перепад сигнала с инверсного выхода триггера 13 поступает на вход формирователя 11 импульсов. На его прямом выходе формируется импульс положительной полярности, по длительности примерно равный импульсу, поступающему на вход 18 синхронизации записи. Высокий уровень сигнала с инверсного выхода триггера 13 поступает на управляющий вход мультиплексора 2 и подключает к информационным входам блока 1 памяти выходы регистра 3, где хранится последнее поступившее слово времени. С прямого выхода формирователя 11 импульсов сигнал, проходя через элемент ИЛИ 10, поступает на управляющие входы мультиплексора 6 и блока 1 памяти. Блок 1 памяти переводится в режим записи и к его адресным входам подключаются выходы счетчика 7 адреса записи. В блок 1 памяти по начальному адресу предыдущей сбойной группы осущес вляется запись текущего времени с регистра 3. По заднему фронту импульса с формирователя

11 импульсов содержимое счетчика 7 адреса записи увеличивается на единицу и становится равным адресу записи следующего слова данных. Отрицательный импульс с инверсного выхода формирователя 11 задерживается элементом 12 задержки и, поступая на S-вход триггера 13, устанавливает его в "1" (нет сбоя синхронизации).

Время задержки на элементе 12 задержки должно лежать в пределах (1,1-1,2) от длительности импульса, вырабатываемого формирователем 11. Низкий уровень сигнала с инверсного выхода триггера 13, поступая на управляющий вход мультиплексора 2, подключает к информационным входам блока 1 памяти входные шины 16 данных, БЗУ готово к записи новой группы данных.

В режиме чтения на входе 16 синхронизации записи сигнал имеет низкий уровень.

Это приводит к формированию на выходе элемента ИЛИ 10 сигнала низкого уровня, который. воздействуя на управляющие входы мультиплексора 2 и блока 1 памяти, подключает к адресным входам блока 1 памяти выходы счетчика 8 адреса чтения и переводит блок 1 памяти в режим чтения. На выходных шинах блока 1 памяти появляются данные (параметр и идентификатор) из выбранной ячейки блока памяти БЗУ. На вход

20 синхронизации чтения поступает импульс положительной полярности, по его заднему фронту содержимое счетчика 6 адреса чтения увеличивается на единицу и становится равным адресу чтения следующего слова данных.

1аким образом, orëè в блок 1 памчти записана информация, содержащачс:я в груп пе данных, где был обнаружен сбой синхронизации, то по адресам записи этои сбоиной группы аппаратно осуществляется запись текущего времени и запись следующей группы. То есть, производится аппаратная отбраковка измерений сбойных групп с сохранением временной привязки, Объем блока памяти для предлагаемого БЗУ должен превышать обьем информации, содержащейся в одной группе данных.

Формула изобретения

Буферное запоминающее устройство, содержащее блок памяти, первый мультиплексор, первый и второй счетчики, первый регистр, триггер, первый дешифратор, элемент задержки, первый элемент И, информационные выходы блока памяти являются одноименными выходами устройства, адресные входы блока памяти соединены с выходами первого мультиплексора, выходы первого счетчика соединены с информационными входами группы первого мультиплексора и с информационными входами первого регистра, информационные входы первого счетчика соединены с выходами первого регистра, вход синхронизации второго счетчика является входом синхронизации чтения устройства, вход задания режима первого счетчика соединен с инверсным выходом триггера, вход синхронизации первого регистра соединен с выходом первого элемента И, выход первого дешифратора соединен с первым входом первого элемента И и с информационным входом триггера, второй вход первого элемента И соединен с входом синхронизации триггера и является входом признака окончания очередной группы слов устройства, входы первого дешифратора являются первым информационным входом устройства, выход элемента задержки соединен с входом установки триггера, о т л и ч а ю щ е е с я тем, что, с целью повышения достоверности работы устройства, в него введены второй мультиплексор, второй регистр, второй дешифратор, второй элемент И, элемент ИЛИ, формирователь импульсов, выходы второго мультиплексора соединены с информационными входами блока памяти. информационные выходы первой группы второго мультиплексора соединены с информационными входами второго регистра и входами второго дешифратора и являются вторым информационным входом устройства, информационные входы второй группы второго мультиплексора соединены с выходами второго регистра, вход синхронизации второго регистра соединен с выходом второго

1672527

Составитель Ю.Сычев

Редактор В.Бугренкова Техред М.Моргентал Корректор М,Максимишинец

Заказ 2844 Тираж 328 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101 элемента И, выход второго дешифратора соединен с первым входом второго элемента

И, второй вход второго элемента И соединен с первым входом элемента ИЛИ и является входом синхронизации записи устройства, управляющий вход второго мультиплексора соединен с входом формирователя импульсов и с инверсным выходом триггера, прямой выход формирователя импульсов соединен с вторым входом элемента ИЛИ, инверсный выход формирователя импульсов соединен с входом элемента за5 держки, выход элемента ИЛИ соединен с входом синхронизации первого счетчика, управляющим входам первого мультиплексора и входом задания режима блока памяти.