Выходное устройство тестера для контроля интегральных схем

Выходное устройство тестера для контроля интегральных схем

Иллюстрации

Показать все

Реферат

 

Изобретение относится к контрольно-измерительной технике и может быть использовано в аппаратуре контроля параметров интегральных схем. Цель изобретения - повышение точности формирования импульсов выходных воздействий за счет автоматической коррекции формируемых импульсов в зависимости от их скважности. Устройство содержит буферный усилитель 1, формирователь 5 импульсов, ключи 6 - 8, делитель 9, компараторы 10, 11, формирователь 12 уровней. Введение схем 2 и 4 компенсации, инвертора 3 и образование новых функциональных связей обеспечивает возможность автоматической коррекции формируемых импульсов. В описании приведены примеры реализации буферного усилителя 1, схем 2 и 4 компенсации, формирователя 5 импульсов. 1 з.п. ф-лы, 5 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (я)5 G 01 R 31/28

ГОСУДАРСТВЕННЫИ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Ь р

СиоЮ.-" .а йки братнс.и

СбяЗЬ

Ус (21) 4644559/21 (22) 30.01.89 (46) 30.08.91. Бюл. М 32 (72) В.В.Белогуб, Б,И.Бровко и В.B.Áóöêèé (53) 621.317.799(088.8) (56) Авторское свидетельство СССР

hb 1018064, кл. G 01 R 31/28, 1983..

Грачев О.Г. и др. Системз Элекон-СФ для контроля электрических параметров

БИС ЗУ и микропроцессоров. — Электронная промышленность, 1980, hL 66, с.21-31. (54) ВЫХОДНОЕ УСТРОЙСТВО ТЕСТЕРА

ДЛЯ КОНТРОЛЯ ИНТЕГРАЛЬНЫХ СХЕМ (57) Изобретение относится к контрольноизмерительной технике и может быть использовано в аппаратуре контроля пара„„5U „„1674021 А1 метров интегральных схем. Цель изобретения — повышение точности формирования импульсов выходных воздействий за счет автоматической коррекции формируемых импульсов в зависимости от их скважности. Устройство содержит буферный усилитель 1, формирователь 5 импульсов, ключи

6 — 8, делитель 9, компараторы 10 11, формирователь 12 уровней. Введение схем 2 и 4 компенсации, инвертора 3 и образование новых функциональных связей обеспечивает возможность автоматической коррекции формируемых импульсов. В описании приведены примеры реализации буферного усилителя 1, схем 2 и 4 компенсации, формирователя 5 импульсов. 1 э.п.флы, 5 ил.

1674021

Изобретение относится к контрольно-измерительной технике и может быть использовано в аппаратуре контроля параметров интегральных схем.

Целью изобретения является повышение точности формирования импульсов выходных воздействий эа счет автоматической коррекции уровней формируемых импульсов в зависимости от их скважности.

На фиг,1 представлена блок-схема устройства; на фиг,2 — схема буферного усилителя; на фиг,3 — схема компенсации; на фиг.4 — схема формирования импульсов; на фиг.5 — вид выходного сигнала формирователя импульсов.

Выходное устройство тестера для контроля интегральных схем содержит буферный усилитель 1, первый и второй входы которого являются соответственно входами "Драйвер 1" и "Драйвер 2" устройства, первый блок 2 компенсации, соединенный первым входом через инвертор 3 с входом тестовой последовательности устройства, вторым входом с входом "Компенсация" ус. тройства, третьим входом с входом "Установка t1", выход блок 2 соединен с третьим входом буферного усилителя 1, второй блок

4 компенсации, соединенный первым входом с входом тестовой последовательности устройства, вторым входом с входом

"Установка т 2" устройства, а выходом с четвертым входом буферного усилителя 1, формирователь 5 импульсов, соединенный первым и вторым входами соответственно с первым и вторым выходами буферного усилителя 1, третьим входом с входом тестовой последовательности устройства и четверTblM входом с входом "3-е состояние" устройства, а выходом через ключ 6 с выходом устройства, через второй ключ 7 с входом

"Силовая линия" устройства, а через третий

Kllf0÷ 8 с входом "Обратная GBsiab устройства, делитель 9, соединенный входом с выходам узла, первый и второй компараторы 10 и 11, соединенные первыми входами с выходом делителя 9, вторыми входами с входам "Строб" устройства, формирователь 12 уровней, первый и второй входы которого являются входами соответственно "Уровень

1" и "Уровень 2" устройства, первым выходом соединенный с третьтим входом первого ком паратора 10, выход которого является выходом "Компаратор 1", устройства, вторым выходом с третьим входам второго кампаратора 11, выход которого является выходом "Компаратор 2" устройства.

Буферный усилитель 1 преобразует сигналы, поступающие по входам "Драйвер 1" и "Драйвер 2" в выходные сигналы "Выход

1" и "Выход 2", которые поступают на соответствующие входы формирователя 4 импульсов.

5 Буферный усилитель 1 состоит из двух идентичных схем 13 и 14 усиления.

Каждая схема усиления содержит усилитель 15 с резистором 16 обратной связи, сумматор, выполненный на резисторах 17—

10 20, корректирующие резисторы 21 и 22, с помощью которых осуществляется коррекция нуля соответственно в режиме с внутренней и внешней обратной связью, датчик

23 температуры, выполненный на полупро15 водниковом диоде, источник 24 тока, управляемые ключи 25-27 и инвертор 28.

В зависимости от состояйия сигнала по входу "Режим" схема усиления может находиться в состоянии с внутренней обратной

20. связью, ключ 25 замкнут, ключи 26, 27 разомкнуты; в состоянии с внешней обратной связью, кл юч 25 разомкнут, кл ючи 26, 27 замкнуты.

На выходе "Выход 1" буферного усили25 теля 1 устанавливается верхний уровень выходного сигнала, на выходе "Выход 2"— нижний уровень.

Схема компенсации (фиг.3) содержит интегрирующую цепь с регулируемой посто30 янной времени, выполненную на резисторе 29 и варикапе 30, масштабирующий усилитель 31 с регулируемым с помощью резисторов 32, 33 коэффициентом усиления, управляемый ключ 34.

35 Схема компенсации вырабатывает сигнал, компенсирующий сдвиг уровня формирователя 5 импульсов, зависящий от длительности и паузы входной тестовой последовательности. Постоянная времени ин40 тегрирующей цепи на элементах 29 и 30 является регулируемой. и устанавливается равной тепловой постоянной времени выходных транзисторов формирователя 5 импульсов.

45 Формирователь импульсов содержит (фиг.4) логические схемы 35-37, выполненные на быстродействующих ЗСЛ ключах, схему 38 преобразования верхнего уровня, ключ 39, схему 40 преобразования нижнего

50 уровня, ключ 41, и согласующий резистор

42.

Схема преобразования уровня включает первый дифференциальный каскад на транзисторах 43.; 44, второй дифференци55 альный каскад на транзисторах 45, 46 и резисторы 47-53.

Выходной ключ представляет собой ненасыщенный ключ на транзисторе 54, диодах 55, 56 к резисторах 57, 58.

1674021

Источниками напряжения U1 и U5 задается ток первых дифференциальных каскадов соответственно верхнего и.нижнего уровней (фиг.4).

Разностью напряжений (U6 — U4) и (U2 — 5

U7) задается ток вторых дифференциальных каскадов соответственно верхнего и нижнего уровней, Резисторы 57 в выходных ключах верхнего и нижнего уровней ограничивают ток 10 короткого замыкания.

Формирователь 5 импульсов формирует требуемые величины верхнего и нижнего уровйей выходного сигнала. Применение ненасыщенных выходных ключей 39, 41 15 обеспечивает высокое быстродействие и высокую нагрузочную способность. Высокая нагрузочная способность обеспечивается тем, что ненасыщенные выходные ключи за счет отрицательной обратной связи 20 поддерживают уровень выходного сигнала постоянным независимо от изменения нагрузки.

Влияние разогрева дифференциальных каскадов схем преобразования уровней на 25 сдвиг уровней незначительно, поскольку эти каскады выполнены на парах транзисторов (43-46), расположенных на одном кристале. Так как один иэ транзисторов всегда открыт, то суммарная рассеиваемая 30 мощность не изменяется при переключении транзисторов.

В нестабильность выходного ключа 39 (фиг.4) наибольший вклад вносит переход эмиттер-база транзистора 54. Диоды 55, 56 35 рассеивают незначительную мощность и, кроме того, расположены на одном кристалле и поэтому не влияют на сдвиг уровня выходного сигнала, Таким образом, зависимость выходного 40 уровня от температуры определяется температурой перехода змиттер-база транзистора 54 и описывается формулой

ЛО(т ) =ут ЛТ, (1) где ) т- температурный коэффициент (2-3 м B/ãðàä).

Температура перехода зависит от параметров импульсов следующим образом:

50 е л»

tn = tcp + Рк Итп» (1 — е tn» ) тсл е пк (2) где tcp — температура окружающей среды; 55

Р»- мощность. рассеиваемая на транзисторе;

Rm» — тепловое сопротивление переход — корпус; г — длительность импульса; г » — постоянная времени переход— корпус; г„— период следования; и — количество импульсов импульсной последовательности.

В формуле (2) не учитывается влияние теплоемкости теплоотвода и тепловое сопротивление теплоотвод- среда. Предполагается, что теплоемкость и соответственно тепловая постоянная времени велики, изменение температуры теплоотвода (радиатора) компенсируется обратная связью по цепи "Обратная связь" через датчик 23 температуры, который расположен на теплоотводе транзистора 54 выходного ключа 39, Исключение зависимости уровней выходного сигнала от длительности импульса и скважности, т.е. от разогрева выходных транзисторов, осуществляется с помощью блоков 2, 4 компенсации.

Устройство обеспечивает работу в следующих режимах: задания воздействия; контроля функционирования; контроля статических параметров, Устройство работает следующим образом, Режим задания воздействия (ключ б замкнут, ключи 7 и 8 разомкнуты).

На входы "Драйвер 1" и "Драйвер 2" буферного усилителя 1 поступают соответственно верхний и нижний уровни формируемых выходных импульсов, На входы "Вход

1" и "Вход 2" поступают от блоков 2 и 4 компенсации сигналы, зависящие от длительности и паузы формируемых формирователем 5 импульсов. При этом установка постоянных времени г и tz соответствующих тепловым постоянным времени установления верхнего и нижнего уровней формируемых формирователем 5 выходных импульсов, осуществляется блоками 2 и 4 компенсации по входам "Установка т1" и

"Установка т 2". Включение блоков 2 и 4 производится по входу "Компенсация".

На вход блока 2 через инвертор 3 и на вход блока 4 поступает тестовая последовательность, определяющая длительность импульсов и пауз выходного сигнала, формируемого формирователем 5, По входу "Режим" задается режим работы буферного усилителя 1, а именно с внутренней обратной связью; с внешней обратной связью, с выхода устройства через ключ 8 по входу "Обратная связь".

В режиме с внутренней обратной связью буферный усилитель 1 формирует выходные сигналы независимо от нагрузки формирователя 5 импульсов. Это режим максимального быстродействия всего уст1674021 ройства. В этом режиме уровни выходного сигнала зависят от нагрузки. Этот режим позволяет проводить контроль функционирования интегральных схем на максимальных рабочих частотах, В режиме с внешней обратной связью (ключ 8 замкнут) буферный усилитель 1 обеспечивает точную установку верхнего и нижнего уровней выходного сигнала, независимо от изменения нагрузки. Время установления выходного сигнала при этом значительно больше и определяется быстродействием буферного усилителя, Сформированные буферным усилителем 1 уровни сигнала (верхний и нижний) с учетом влияния температуры окружающей среды, изменения уровней, связанных с временными параметрами тестовой последовательHости, а также с учетом постоянного сдвига уровней, поступают на соответствующие входы формирователя 5 импульсов.

На вход формирователя 5 импульсов поступает также тестовая последовательность, а отсутствие сигнала по входу "3-е состояние", разрешает выдачу выходной импульсной последовательности через замкнутый ключ 6 на выход устройства.

Наличие сигнала "3-е состояние" переводит формирователь 5 импульсов в состояние с высоким выходным сопротивлением.

Режим контроля функционирования (ключи 6 — 8 разомкнуты).

В этом режиме производится контроль выходных сигналов, устройство выходом подключается к выходу контролируемой интегральной схемы. Сигнал с выхода контролируемой интегральной схемы поступает ,ереэ делитель 9 на входы компараторов 10 и 11, на вторые входы которых поступают уровни, соответствующие граничным значениям контролируемого сигнала, Эти уровни вырабатываются формирователем 12 уровней, который обеспечивает коррекцию нуля компараторов 10, 1 I и коэффициента передачи делителя 9. Компараторы 10 и 11 осуществляют сравнение входных сигналов по стробу и выдачу результата сравнения верхнего и нижнего уровней.

Режим контроля статических параметров

,ключ 6 разомкнут, ключи 7 и 8 замкнуты).

Выход устройства через ключ 7 по входу

"Силовая линия" подключен к выходу универсального источника-измерителя статических параметров, а через ключ 8 по входу

"Обратная связь" — в цепь обратной связи этого источника-измерителя (на фиг,1 источник-измеритель не показан). Осуществляется контроль статических параметров контролируемой интегpGAbHGA cxeMbl, Для обеспечения высокой точности перед началом работы устройства в режиме задания воздействия осуществляется калибровка устройства следующим образом

5 В режиме калибровки необходимо установить уровень "0" и коэффициент передачи буферного усилителя 1 в установившемся режиме, а также тепловую постоянную времени (tq(g) ) выходных ключей 39, 41

10 формирователя 5 импульсов, Для этого предварительно калибруются компараторы

10, 11 внешним источником-измерителем.

На входы "Драйвер 1" и "Драйвер 2" буферного усилителя 1 задается уровень, равный

"0", На входы "Уровень 1" и "Уровень 2" формирователя 12 уровней также задается уровень "0", С помощью резисторов 21 в схемах 13 и

14 усиления буферного усилителя 1 (фиг.2)

20 добиваются появления уровня "0" на выходе формирователя 5 импульсов. На выходах компараторов 10 и 11 появятся шумовые колебания уровней. Схемы компенсации при этом отключены, ключ 34 разомкнут

25 (фиг.3).

Затем осуществляется калибровка верхнего и нижнего уровней.

На вход "Драйвер 1" буферного усилителя 1 и вход "Уровень 1" задается уровень, 30 соответствующий наименьшему значению . верхнего уровня. С помощью резистора 16 обратной связи в схеме 13 усиления буферного усилителя 1 (фиг.2) устанавливают на выходе "Компаратор 1" компаратора 10 пе35 ременной сигнал, регистрирующий шумовые колебания уровня. Эту операцию проводят несколько раз.

Аналогичным образом осуществляют калибровку для нижнего уровня.

40 Указанная операция является калибровкой с внутренней обратной связью— ключ 25 замкнут, ключи 26, 27 разомкнуты (фиг.2), Калибровка с внешней обратной связью

45 осуществляется аналогично с тем отличием, что ключ 25 разомкнут, при калибровке "0" замыкается ключ 27, а при калибровке уровней замыкается ключ 26.

Следующим этапом калибровки яв50 ляется определение тепловых постоянных времени тф) выходных ключей 39, 41 формирователя 5 импульсов.

При отключенных блоках 2 и 4 компенсации (ключи 34 на фиг,3 разомкнуты) сиг55 иал на выходе формирователя 5 будет иметь вид, показанный на фиг.5.

Период следования тестовой последовательности необходимо выбрать много большим 1(2), Величина r>(z) определяет1674021

15

40

45 ся на участке, где происходит разогрев открытых выходных транзисторов под действием тока нагрузки, следующим образом.

Определяется напряжение окончания фронта выходного сигнала Оф1 (длительность фронта составляет 5 — 25 нс). Uy> можно определить с помощью осциллографа или собственными компараторами, стробируя их с задержкой " 50-80 нс относительноо тестовой последовательности, Такой задержки достаточно, чтобы завершился переходной процесс. Указанная задержка составляет 10 — 10 6 от

tq(z) (т1(2) находится в пределах 10 — 50 мс) и не влияет на точность измерения т1(г)

Определяется выходное напряжение в установившемся режиме Офу. Вычисляется

0,3(Оф — Uyy)+ Офу и устанавливается в качестве опорного на компаратор.

Измеряется длительность t>(z), равная времени уменьшения напряжения Оф до уровня 0,3(Оф1 — Офу)+ Офу с помощью осциллографа или собственным измерителем тестера контроля ИС. Далее устанавливают полученное значение tq(z) и подключают схемы компенсации (ключи 34 замкнуты).

Дополнительно подстройкой tq(z) и козффициента передачи усилителя 15 резистором 16 добиваются равенства Оф1 и Uyz.

Формула изобретения

1. Выходное устройство тестера для контроля интегральных схем, содержащее буферный усилитель, первый и второй входы которого являются соответственно входами "Драйвер 1" и "Драйвер 2" устройства, формирователь импульсов, первый и второй входы которого соединены соответственно с первым и вторым выходами буферного усилителя, выход формирователя импульсов через первый ключ соединен с выходом устройства, к которому через второй ключ подключен вход "Обратная связь" устройства, а через третий ключ — вход "Силовая линия" устройства, делитель и два компаратора, при атом выход устройства через делитель подключен к первым входам первого и второго компараторов, вторые входы которых соединены с входам "Строб" устройства, формирователь уровней, первый и второй входы которого являются входами соответственно "Уровень 1" и

"Уровень 2" устройства, первый и второй выходы формирователя уровней соединены с третьими входами соответственно первого и второго кампараторав, при этом выходы первого и второго компараторов являются соответственна выходами "Компаратор 1" и "Кампаратор 2" устройства, а т л и ч а ющ е е с я тем, что, с целью повышения точности формирования импульсов выходных воздействий, в устройство введены первый и второй блоки компенсации и инвертор, при этом вход "Тестовая последовательность" устройства соединен с первым входом первого блока компенсации через инвертор, с первым входом второго блока компенсации и с третьим входом формирователя импульсов, четвертый вход которого является входом "3-е состояние" устройства, вход "Компенсация" устройства соединен с вторыми входами первого и второго блоков компенсации, выходы которых соединены соответственно с третьим и четвертым входами буферного усилителя, пятый вход которого соединен с выходам устройства, шестой вход является входом "Режим" устройства, третьи входы первого и второго блоков компенсации являются соответственно входами "Установка r1", "Установка г 2" устройства.

2. Устройство па п.1, о т л и ч а ю щ е ес я тем, что блок компенсации содержит регулируемую интегрирующую цепь, состоящую из резистора и варикапа, масштабирующий усилитель и ключ, управляющий вход и выход которого являются соответственно вторым входом и выходом блока компенсации, выход масштабирующего усилителя соединен с входом ключа, вторые выводы резистора и варикапа объединены и соединены с входам масштабируюшего усилителя, а первые выводы резистора и варикапа являются cooYBGTcT" венно первым и третьим входами блока компенсации.

1674021

Режи

Драйд

Тюлю

Юиюе

1674021

1674021

Hanpeve//ue бер/гнега уродин

Составител ь С.Петров

Техред M.Mîðãåíòàë Корректор М.Кучерявая

РедакторО.Спесивых

Производственно-издательский комбинат "Патент, r. Ужгород, ул,Гагарина, 101

Заказ 2917 Тираж 412 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва,. Ж-35, Раушская наб., 4/5