Ячейка однородной структуры

Ячейка однородной структуры

Иллюстрации

Показать все

Реферат

 

Изобретение относится к вычислительной технике и может быть использовано в однородных вычислительных структурах для обработки нечетких (расплывчатых) логических формул (составных нечетких высказываний), а также для логического вывода в многозначном исчислении высказываний. Цель изобретения - упрощение настройки однородной структуры за счет обеспечения хранения признаков принадлежности литеры дизъюнкту реализуемой нечеткой логической формулы, а также за счет снятия ограничений на количество входов нечетких логических элементов. Ячейка содержит управляющий вход 1, входы - выходы 2 и 3 вертикальной настройки, входы - выходы результата 4, регистр 5, мультиплексор 6, блок результата 7, коммутатор 8, элемент И 9, мультиплексор 10, триггеры 11 и 12, блок управления 13 коммутацией, блок настройки 14, инвертирующие усилители 15, 16, 17 передатчика, входы - выходы результата 18, управляющий вход 19, вход - выход 20 горизонтальной настройки, вход 21 признака терминальной вершины. Однородная структура содержит ячейки 22. Блок управления коммутацией содержит элементы ЗАПРЕТ, элементы И, элементы ИЛИ, шифратор, элемент НЕ. Блок настройки содержит элементы ЗАПРЕТ, элементы И, элемент ИЛИ. Блок результата содержит элементы РАВНОЗНАЧНОСТЬ и элементы И. Коммутатор содержит элементы И - НЕ с третьим состоянием. Ячейка предназначена для выполнения операции записи и хранения кода степени истинности нечеткого высказывания, хранения признаков вхождения литеры в дизъюнкт реализуемой логической формулы, формирования сигналов настройки однородной структуры и нахождения результатов нечетких логических операций. 6 ил., 1 табл.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (19) (ll) (s1)s 6 06 Е 7/00

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

1 (21) 4655055/24 (22) 23.02.89 (46) 30,08.91. Бюл. М 32 (72) В.П.Кириллов и А.А.Умбиталиев (53) 681.32 (088.8) (56) Авторское свидетельство СССР

I4 941994» кл. 6 06 F 7/00, 1980.

Авторское свидетельство СССР

М 1444746, кл. 6 06 F 7/00, 1988. (54) ЯЧЕЙКА ОДНОРОДНОЙ СТРУКТУРЫ (57) Изобретение относится.к вычислительной технике и может быть использовано в однородных вычислительных структурах для обработки нечетких (расплывчатых) логических формул (составных нечетких высказываний), а также для логического вывода в многозначном исчислении высказываний. Цель изобретения — упрощение настройки однородной структуры за счет обеспечения хранения признаков принадлежности литеры дизъюнкту реализуемой нечеткой логической формулы, а также за счет снятия ограничений на количество входов нечетных логических элементов. Ячейка содержит управляющий вход 1. входы-выходы 2 и 3 вертикальной настройки, входы-выИзобретение относится к вычислительной технике и может быть использовано в однородных вычислительных структурах для обработки нечетких (расплывчатых) логических формул (составных нечетких высказываний), а также для решения задач логического вывода в многозначном исчислении высказываний, Цель изобретения — упрощение настройки однородной структуры за счет обесходы результата 4, регистр 5, мультиплексор

6, блок результата 7, коммутатор 8, элемент

И 9, мультиплексор 10, триггеры 11 и 12, блок управления 13 коммутацией, блок настройки 14, инвертирующие усилители 15, 16, 17 передатчика, входы-выходы результата 18, управляющий вход 19, вход-выход 20 горизонтальной настройки, вход 21 признака терминальной вершины. Однородная структура содержит ячейки 22, Блок управления коммутацией содержит элементы ЗАПРЕТ, элементы И, элементы ИЛИ, шифратор, элемент НЕ. Блок настройки содержит элементы ЗАПРЕТ, элементы И, элемент ИЛИ. Блок результата содержит элементы PA 8 HO3 НАЧ НОСТЬ, элементы

И. Коммутатор содержит элементы И вЂ” НЕ с третьим состоянием. Ячейка предназначена для выполнения операции записи и хранения кода степени истинности нечеткого высказывания, хранения признаков вхождения литеры в дизъюнкт реализуемой логической формулы, формирования сигналов настройки однородной структуры и нахождения результатов нечетких логических операций. 6 ил.. 1 табл. печения хранения признаков принадлежности литеры дизъюнкту реализуемой нечеткой логической формулы, а также эа счет снятия ограничений на количество входов нечетких логических элементов.

На фиг. 1 приведена функциональная схема ячейки однородной структуры; на фиг. 2 приведен фрагмент однородной структуры. На фиг, 3 приведен вариант реализации блока управления коммута1674104

10

50 цией; на фиг. 4-6 — возможные варианты схемных решений блока настройки, блока результата и коммутатора, Ячейка содержит первый управляющий вход 1, первый 2 и второй 3 входы-выходы вертикальной настройки, первые входывыходы 4 результата, регистр 5, первь и мультиплексор 6, блок 7 результата, . коммутатор8, элемент И 9, второй мультиплек. сор 10, первый 11 и второй 12 триггеры, блок 13 управления коммутацией, блок 14 настройки, первый 15, второй 16 и третий 17 инвертирующие усилители-передатчики, вторые входы-выходы 18 результата, второй управляющий вход 19, вход-выход 20 горизонтальной настройки, вход 21 признака терминальной вершины.

Однородная структура содержит ячейки 22, Блок управления коммутацией содержит элемент И 23, элемент ЗАПРЕТ 24, элементы И 25 и 26, элементы ИЛИ 27, 28 и 29, элемент ЗАПРЕТ 30, шифратор 31, элемент

НЕ 32.

Блок настройки содержит элементы ЗАПРЕТ 33-36, элемент И 3?, элемент ИЛИ 38, элемент И 39.

Блок результата содержит элемент

РАВНОЗНАЧНОСТЬ 40, элемент И 41. элемент РАВНОЗНАЧНОСТЬ 42, элемент И 43.

Коммутатор содержит элементы И-Н Е с третьим состоянием 44-49, Ячейка предназначена для выполнения операции записи и хранения кода степени истинности нечеткого высказывания, хранения признаков вхождения литеры в дизьюнкт реализуемой логической формулы, формирования сигналов настройки однородной структуры и нахождения результатов нечетных логических операций совместно с другими ячейками путем вычисления в общем канале (на общей шине), Как правило, логические формулы задаются в дизъюнктивной нормальной форме (ДНФ), Например, а = Ьлс; Ь = d e (1)

Пусть необходимо синтезировать схему, реализующую это выражение. Каждое равенство из (1) можно рассматривать как логическую операцию эквивалентность (равнозначность) и формулы (1) представить в виде:(Ьлс а)! gd ve- Ь)л(а- Ь л с)л(Ьб v е).

Рассмотрим выражение (Ьлс- а )л

h(d v e ), которое тождественно преобразуется к виду (Ь и с-а)л(б-Ь)л(е-Ь) (2)

Каждое выражение внутри скобок из (2) называют предложением Хорна, где "- "означает знак логической операции импликации, Члены предложения слева от "- " — условие предложения, а член справа — заключение предложения (3). Предположение

Ьлс- а с процедурной точки зрения интерпретируется так: если b и с истинны, то а присвоить значение "Истина".

Таким образом,.предложение Ьлс а определяет зависимость только значений а от значений Ь и с (заметим, что равенство а = Ьлс позволяе, кроме этого, определить значение Ьлс по известному а).

Далее, если к выражению типа (2) добавить со знаком коньюнкции однолитерные дизъюнкты, входящие исключительно в условия предложений, то получим логическую формулу в конъюнктивной нормальной форме (КНФ), которую удобно использовать для синтеза схемы, В нашем случае получим выражение (Ьлс-а)л(б — Ь)л(еЬ)лслбле. (3)

Для синтеза схемы воспсльэуемся правилами;

Каждое предположение аппаратурно реализуется коньюнктором, на входы которого подаются сигналы, соответствующие условиям предложения, а с выхода снимаются сигналы, соответствующие заключению.

Если заключение одного предложения входит в условие другого, то выход элемента, реализующего первое предложение, необходимо соединить с входом элемента, реализующего второе предложение.

Если несколько предложений имеют одинаковые заключения, то выходы реализующих их элементов подключаются на входы элемента ИЛИ (дизъюнктора), с выхода которого снимается сигнал, соответствующий значению общего заключения.

Однолитерные дизъюнкты соответствуют входам схемы.

Согласно этим правилам строится логическая схема.

Зта схема реализует формулы (1). Применение приводимых правил возможно автоматизировать. С этой целью в выражении типа (4) каждую импликацию заменим тождественно эквивалентным дизъюнктом: (Ьp с- а) л(бЬ) (еЬ)л с лбЛ e ==(bvcv )p(dv Ь)л(ечЬ)л слdAe. (4)

В такой записи связь между элементами, реализующими дизъюнкты, описывается условием: связь существует, если одни из дизъюнктов содержат какую-либо литеру в прямом, а другие — содержат эту литеру в инверсном виде.

Кроме того, можно показать, что процесс поиска решений в экспертных системах продукционного типа, а также решение

1674104 задач логического вывода (случай исчисления высказываний), представимы в виде рассмотренного процесса синтеза комбинационной схемы по выражениям типа (4) и в виде процесса определения значения результата на выходе этой схемы, При этом синтез комбинационной схемы эквивалентен построению дерева решения, а работа этой схемы может быть интерпретирована с одной стороны, как процесс означивания продукций, образующих дерево решений, с другой стороны — как процесс логического вывода на основе метода резолюций для хорновского подмножества диэъюнктов в вычислении высказываний.

Автоматическое выполнение правил синтеза необходимой комбинационной схемы возможно на следующей математической модели.

Рассмотрим матрицу М = II mljk ));

1 = 1,п, где n — количество дизьюнктов в формуле вида (4).

j = 1,S, где S — количество атомов в правой части формулы вида (4), К Е {О, 1}.

Пусть п11)„= 1IXJ E Xl, т.е., если j-я литера входит в 1-й дизъюнкт в инверсном виде:

m1jp -- O I Х1 ф Х); п1))1=1! Х) f Xi, (5) п11)1 = O I Х) ф Х) п11)1 описывают вхождение j-й литеры в п)зямом виде в множество литер J-го дизъюнкта.

Таким образом, каждый дизъюнкт описывается строкой М, каждый столбец несет информацию о связях в логических схемах и о наличии в ней дизьюнк1оров.

Действительно, непустые подстолбцы какого-либо столбца, говорят о наличии в разных дизъюнктах одной и той же литеры в прямом виде в одном и,в инверсном виде

eдругом дизъюнкте, а подстолбец, в котором находится более одной единицы означает, что несколько (по числу единиц в подстолбце) предложений имеет одинаковые заключения и для их реализации требуется диэьюнктор.

Строки, содержащие точно одну единицу, описывает входы схемы (терминальные вершины схемы), так как соответствуют однолитерным дизьюнктам, Таким образом, если каждую строку М считать коньюнктором, а каждый столбец дизъюнктором, то M — схема. реализующая заданную формулу. Связи между элементами схемы описываются следующим образом. С этой целью введем ряд булевых переменных: . а) — признак выбранной строки;

VJp — признак выбранного 0-го подстолбца в j-м столбце;

V)1 — признак выбранного 1-го подстолбца в j-м столбце;

5 Т) — признак терминальной вершины (однолитерного диэъюнкта).

Определим значения этих переменных следующим образом:

10 М = V (Vjp mljp VJ1 ml)1 ) п11)ол п11)1: (6) ) =1

VJo= V в)лп1))1лЧ)1; (7) )=1 и

15 Ч)1= Ч и л гп))олЧ)а, J=1 (8) Т1 = 0 I I X<) W 1.

В результате процесс синтеза схемы можно представить в следующем виде:

1) в подстолбце, соответствующем целевой литере, обозначим Ч))) = 1;

2) согласно (6) во всех строках M сформируем значения с9;

3) согласно (7) и (8) сформируем значения Vjp и Ч)1 по всем столбцам;

4) повторить с и. 2.

Очевидно, что процесс формирова30 ниЯ значений V)p, V)1 заканчиваетсЯ в .строках матрицы, соответствующих однолитерным дизьюнктам.

При этом элементы матрицы, для которых выполняется условие

35 р! =Ч)ол mljpvV)1A mIJ1 = 1, (10) соответствует выходам коньюнкторов или входа дизьюнкторов, а те элементы, для которых

pz = ЙМ n mljip,VJ 1ч о)) А mljpgV)p = 1, (11)

40 соответствуют входам конъюнкторов или выходам дизъюнкторов. Таким образом, каждая строка и каждый столбец матрицы описывают конъюнкторы и дизъюнкторы как некоторые многопо45 люсники (полюса помечены единицами матрицы), а формулы (10, 11) позволяют идентифицировать эти полюса с входами и выходами элементов. B результате процесс функционирования каждого элемента мо50 жет быть представлен как выполнение соответствующей логической операции над значениями входов и передачи результата на выход.

Нечеткие операции И и ИЛИ классиче55 ски определены следующим образом: а 8 b - мин (а, Ь) — операция нечеткого

И, где а, b — нечеткие высказывания; а, Ь вЂ” степени истинности à, b, причем:

Оа,Ь 1;

1674104 ю\ а Ь = макс (а, Ь) — операция нечеткого

ИЛИ;

7а = а — инверсия а (5), Для кодирования восьми градаций степени истинности достаточно трех двоичных разрядов, В таблице оказан пример кодирования такого количества градаций степени истинности.

Логический элемент, реализующий операцию нечеткого И (ИЛИ), должны находить минимальное {максимальное) значение среди кодов степени истинности, поступающих на его входы, и передавать найденное значение на выход, Поскольку в предложенной выше модели количество входов нечеткого элемента И может меняться от 0 до и — 1, а количество входов нечетного элемента ИЛИ от 0 до S-1, представляется целесообразным операции нахождения мин и макс выполнять на общей шине { в общем канале).

Так для m + 1 разрядных кодов степени истинности операция нахождения макс может быть представлена совокупностью булевых функций:

О-1

В = Ч

1=1

Q — 1

5=1 (В,,II В A JI ) II ) где В и — значение m-го разряда общей шины (выхода элемента);

Ii — значение m-ro разряда на i-м входе элемента;

Π— 1 — количество входов нечеткого дизъюнкто ра.

Операция нахождения мин эквивалента операции нахождения макс для инверсных кодов степени истинности.

Согласно предложенной модели однородной структуры операция нахождения мин должна выполняться построчно (строка

M описывает нечеткий элемент И), а операция нахождения макс — по столбцам (столбец описывает нечеткий элемент ИЛИ). в о

Пусть R,,......,,RJ -- вертикальные шины, а

Pi,.„,Pi — горизонтальные шины результата.

Поскольку каждый элемент матрицы М может описывать кэк вход, так и выход нечеткого элемента, поскольку должны изменяться его функции: элементы матрицы, для которых выполняется условие p> = 1 (описывает выходы нечетких конъюнкторов— входы нечетких дизьюнкторов), должны реализовать операции нахождения макс среди кодов, поступающих по шинам Р,...,P о, i = 1,п и формировать результат нэ шинах

RJ „..,Й1;j=1,S,т.е.дляm=2 й! = V PJ PJ: г, J =-1

RJ = V(ф n,(RJ n Pi V RJ APE )лР );

J =-1

Rî= V (У1г1 Р2,, 1г Рг)л

1 =:1

A(RJ g Pi V RJ, Pi ) Л Piо). (11)

Элементы матрицы, для которых выполняется условие pz = 1 (описывают выходы дизъюнкторов — входы нечетких коньюнкторов), должны реализовать операции нахождения макс среди инверсий ко20 дов степеней истинностей, поступающих по шинам RJ „...RJ, j = 1,S и формировать результат на шинах Р „„,Р, i 1,п, т;е, (для

m =2)

Р = V P2 RJ г г, 1=1

PJ = V (угh (RJ л Pi «RJ л Pi )л RJ ):

J =1

3 = Ч ((А P, „ RJ Ä P ) z

1=! (В1 ЯР g RJ P ),1 Rio). (12)

Таким образом, при соблюдении условий (5), функционирование ячейки в однородной структуре по обеспечению автоматического синтеза комбинационной схемы, соответствующей заданному нечеткому составному высказыванию и определению степени,его истинности, сводится к реализации каждой ячейкой выражений (6)— (12). Кроме того, реализация выражений (6)(12) каждой ячейкой однородной структуры обеспечивает и решение задач логического вывода на хорновском подможестве многозначного исчисления высказываний, Ячейка работает следующим образом, Во время подготовки однородной структуры к работе на входы 2 или 3 подаются сигналы VJ» или VJi<, несущие информацию о вхождении j-ой литеры в инверсном или прямом виде в i-й дизьюнкт реализуемой нечеткой логической формулы. На входывыходы 4 подаются сигналы и н,...,RJH, нег о сущие информацию о кодах степеней истинности в том случае, если ячейка соответствует одному из входов, реализуемой логической схемы, При совпадении сигналов У1> и Xi, поступающих через входы 1 и

19, на входах элемента И 9, íà его выходе вырабатывается сигнал записи и подается

1674104

10 на управляющие входы регистра 5 и триггеров 11, 12. В регистр 5 записывается код степени истинности нечеткого высказывания (в случае, если ячейка — вход схемы), а в триггеры 11, 12 — информация, соответствующая значениям признаков mixup и гпя1. С приходом сигнала V н (Ч11Н) и при единичном состоянии триггера 11 (12) вырабатывается сигнал в „блоком настройки 14.

Усилитель-формирователь 17 удерживает активный (нулевой) уровень сигнала аь на входе-выходе 20 независимо от других weек данной строки, обеспечивая тем самым монтажное ИЛИ. В случае, если оба триггера 11, 12 находятся в единичном состоянии, выработка сигнала аь блокируется, тем самым исключается дизьюнкттавтология, находящаяся в этой строке однородной структуры. В отсутствии сигналов V p< и Ч)ь с приходом вь активного уровня блоком настройки вырабатываются сигналы V «, если в единичном состоянии триггер 12 или сигнал Чп, если триггер 11 в единичном состоянии. В случае наличия одного из сигналов Ч1 н или Ч Ь и наличиЯ Условий ДлЯ выработки другого, формирование последнего запрещается (см. (7), (8)), тем самым устраняется неоднозначность on ределения входов и выхода нечеткого логического элемента, описываемого выбранной строкой однородной структуры. Использование усилителей-формирователей 15, 16 обеспечивает удержание активных нульных уровней сигналов Vjpg и Ч11Н на шинах вертикальной настройки s соответствующем столбце однородной структуры независимо от других ячеек.

При условии miJ1t Tie АЧпв = 1 данная ячейка соответствует прямому входу синтезируемой схемы. В этом случае блок управления коммутацией 13 вырабатывает управляющие сигналы, обеспечивающие передачу кода степени истинности с прямых входов регистра 5 через мультиплексор 6 на первые входы блока результата 7, На вторые входы блока результата 7 через мультиплексор 10 подаются сигналы R н,...,R 1<, соответствующие инверсии кода степени истинности нэ вертикальных шинах результата. Коммутатор 8 обеспечивает передачу сигналов с выхода блока результата 7 нэ вертикальные шины результата через входы-выходы 4. Пусть значения сигналов

R 1н,...,RPjH единичные (111), что соответствует коду степени истинности 000. Пусть в регистре 5 хранится код 011, Единичное значение первого разряда регистра 5 через первые входы блока. результата 7 и первые выходы коммутатора 8 установит значение

Выполнение операций нахождения мин кодов степени истинности в строках одно35 родной структуры обеспечивается соответствующей коммутацией вертикальных и горизонтальных шин результата к входам блока результата и к выходам коммутатора

8 а также прямым кодированием сигналов

40 P ie, P ie на горизонтальных шинах результата. Следует отметить, что время поиска макс или мин кодов степени истинности не зависит от их числа (т,е. от количества ячеек, участвующих в этих one45 рациях) и определяется разрядностью кода и глубиной схемы: мультиплексор 6 (10)— блок результата 7 — коммутатор 8.

При решении задач логического вывода в рамках многоэначного исчисления выска50 зываний следует иметь в виду, что степень истинности фактов необходимо кодировать кодами, отличными от нулевого. В этом случае вычисленный нулевой код степени истинности целевого высказывания означает

55 отрицательный результат решения задачи логического вывода.

Формула изобретения

Ячейка однородной структуры, содержащая регистр, коммутатор, элемент И, входы которого подключены к управляющим

30 сигнала R н = О на входах-выходах 4 (изме1 нит код вертикальных шин результата на

101) и далее на вторых входах блока результата 7, В блоке результата 7 произойдетт сравнение значения первого разряда на первых входах и инверсии значения первого разряда на вторых входах. Совпадение значений разрешает прохождение единичного значения следующего (нулевого) разряда с первых входов на выход блока результата 7, что приведет к установлению в нулевое значение нулевого разряда на первых выходах коммутатора

8 и входах-выходах 4, На вертикальных шинах результата установится код 100, соответствующий коду степени истинности 011. В блоке результата 7 совпадут значения второго разряда на первых входах и его инверсии на вторых входах, Однако нулевое значение второго разряда не изменит значения кода на вертикальных шинах результата. Таким образом, обеспечивается выполнение операции нахождения макс в столбцах однородной структуры, В случае выполнения условия

mixup л V pew Tie = 1, данная ячейка соответствует инверсному входу синтеэируемой схемы и ее работа в этом случае отличается только подключением инверсных выходов регистра 5 на входы блока результата 7 через мультиплексор 6, 1674104 входам ячейки, а выход соединен с управляющим,входом регистра, отличающаяся тем, что, с целью упрощения настройки однородной структуры за счет обеспечения хранения признаков принадлежности литеры дизъюнкту реализуемой нечеткой логической формулы, а также за счет снятия ограничений на количество входов нечетных логических элементов, в нее введены первый и второй мультиплексоры, блок результата, первый и второй триггеры, блок управления коммутацией, блок настройки, первый, второй и третий инвертирующие усилители-передатчики, причем информационные входы регистра соединены с вертикальными входами-выходами результата и с первым выходом коммутатора, прямые и инверсные выходы регистра соединены соответственно с первым и вторым информационным входом первого мультиплексора, третий информационный вход которого соединен с вторыми входами-выходами результата и вторыми информационными входами второго мультиплексора, четвертый информационный вход первого мультиплексора соединен с первым входомвыходом результата и с первым информационным входом второго мультиплексора, выходы первого и второго мультиплексоров соединены соответственно с первым и вторым входами блока результата, выход которого соединен с информационным входом коммутатора, второй выход коммутатора соединен с вторым входом-выходом результаень истинности высказыва

Ложно черезвычайно сомнительно

Сомнительно

Противоречиво

Противоречиво

Вероятно

Очень вероятно та, информационные входы первого и второго триггеров соединены соответственно с первым и вторым входами-выходами вертикальной настройки, управляющие входы

5 первого и второго триггеров соединены с выходом элемента И,выход первого триггера соединен с первым входом блока настрой-. ки, выход второго триггера соединен с вторым входом блока управления

10 коммутацией, первый и второй выходы которого соединены соответственно с управля. ющим входом первого и второго мультиплексоров, третий выход блока управления коммутацией соединен с управ15 ляющим входом коммутатора, третий, четвертый и пятый входы блока настройки соединены соответственно, с первым и вторым входами-выходами вертикальной настройки, с входом-выходом горизонталь20 ной настройки, с выходами соответственно первого, второго и третьего инвертирующих усили.телей-передатчиков, первый и второй выходы блока настройки соединены соответственно с третьим и четвертым входами блока управления

25 коммутацией, с входом первого и второгоинвертирующих усилителей-передатчиков, третий выход блока настройки соединен с входом третьего инвертирующего усилителя-передатчика, четвертый и пятый выходы блока

30 настройки соединены соответственно с пятым и шестым входом блока управления коммутацией, а седьмой вход блока управления коммутацией соединен с входом признака терминальной вершины, 35

1674104 I 674104

Я@

«

ФиГ. 5

ffi!,ó

Г34 . 6

Ж iaaf

A дд. Д, 6, к айаг

Pj s . ко У и Ы кй._#_

1674104

/ ОЛ. 7

Составитель M. Кауль

Редактор М. Недолуженко Техред M.Mîðreíòàë

Корректор В. Гирняк

Заказ 2922 Тираж 373 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4!5

Производственно-издательский комбинат "Патент", r. Ужгород, ул.Гагарина, 101