Устройство для выборки информации из блока памяти

Устройство для выборки информации из блока памяти

Иллюстрации

Показать все

Реферат

 

Изобретение относится к области автоматики и может быть использовано при построении диалоговых систем. Целью изобретения является упрощение устройства. Поставленная цель достигается тем, что устройство содержит регистр 16 данных, второй дешифратор 17, первую группу элементов И 18, 19, 20, вторую группу элементов И 21, триггер 26, второй и третий элементы И 24, 25, второй и третий элементы ИЛИ 22, 23, пятый элемент 27 задержки с соответствующими связями. При изменении данных информация и типе данных и самих данных заносится в регистр 16, а оттуда - в блок 2 памяти данных по адресу, который определяется дешифратором 17, элементами И 18, 19, 20 первой группы, блоком 1 памяти адреса и сумматором 9 из информации регистра 16 о типе данных. Это обеспечивает актуализацию данных без использования дополнительных блоков памяти. 4 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (s>)s G 11 С 11/00

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4734324/24 (22) 21.06.89 (46) 30.08.91. Бюл. М 32 (71) Московский институт радиотехники, электроники и автоматики (72) А.H.Ðîìàíîâ и М.А.Романов (53) 681.327.6 (088,8) (56) Патент США М 4549279, кл. G 11 С 11/00, опублик. 1985.

Авторское свидетельство СССР

N 1387033, кл. G 11 С 11/00, 1986, (54) УСТРОЙСТВО ДЛЯ ВЫБОРКИ ИНФОРМАЦИИ ИЗ БЛОКА ПАМЯТИ (57) Изобретение относится к области автоматики и может быть использовано при построении диалоговых систем. Целью изобретения является упрощение устройстSU,» 1674256 А1 ва. Поставленная цель достигается тем, что устройство содержит регистр 16 данных, второй дешифратор 17, первую группу элементов И 18,19,20, вторую группу элементов

И 21, триггер 26, второй и третий элементы

И 24, 25, второй и третий элементы ИЛИ 22, 23, пятый элемент 27 задержки с соответствующими связями. При изменении данных информация о типе данных и самих данных заносится в регистр 16, а оттуда — в блок 2 памяти данных по адресу, который определяется дешифратором 17, элементами И

18,19,20 первой группы, блоком 1 памяти адреса и сумматором 9 из информации регистра 16 о типе данных. Это обеспечивает актуализацию данных без использования дополнительных блоков памяти, 4 ил, 1674256

30

Изобретение относится к автоматике, в частности к устройству для выборки информации иэ блока памяти, и может быть использовано и ри построении автоматизированных рабочих мест для организации диалога человека с 3ВМ, Целью изобретения является упрощемие устройства, На фиг.1 представлена блок-схема устройства; на фиг.2 — пример конкретного конструктивного выполнения селектора адреса; на фиг.3 — пример конструктивного выполнения третьего блока памяти; на фиг,4 — временная диаграмма, поясняющая работу устройства, Устройство содержит блок 1 памяти адреса, выполненный в виде ПЗУ, блок 2 памяти данных, выполненный в виде ОЗУ, блок 3 памяти числа вызовов, счетчик 4, первый дешифратор 5, первый элемент И 6, инвертор 7. регистр 8 ацреса, сумматор 9 по модулю два, первый элемент ИЛИ 10, первый 11, второй 12, третий 13 и четвертый 14 элементы задержки, селектор 15. регистр 16 данных, второй дешифратор 17, первую t820 и вторую 21 группы элементов И, второй

22 и третий 23 элементы ИЛИ, второй 24 и третий 25 элементы И, триггер 26, пятый элемент 27 задержки.

На фиг,1 показаны также выход 28 блока 2 памяти данных, входы 29-34 устройства, вход 35 и выходы 36 — 44 селектора 15 адреса.

Селектор 15 адреса содержит элементы

И 45-50, элементы ИЛИ 51-55, триггеры

56-58, элементы задержки 59 — 61, элемент

ИЛИ 62.

Блок 3 памяти числа вызовов содержит вход 63, выход 64, элементы И 65-70, регистры 71 — 73 и элементы ИЛИ 74.

Графики 75 — 81 на фиг.4 отражают появление сигнала на входе 30, выходе элемента

27, входе элемента 22, выходе элемента 11, выходе элемейта 12, выходе элемента 13 и выходе элемента 14 соответственно.

Устройство работает следующим образом.

Допустим, оператор-пользователь нажал функциональную клавишу, соединенную с входом 32 селектора 15. Тогда сигнал с входа 32 поступает на один вход как элемента 45, так и элемента 46. Открыт же будет только элемент 46, так как элемент 45 блокирован низким потенциалом с прямого выхода триггера 56. находящегося в исходном состоянии.

Импульс с входа 32 проходит через элемент 46 и.поступает, во-первых, через элемент 52 на выход 44 селектора и далее на входы элементов 65-67 и тактовые входы регистров 71-73; во-вторых, этот же импульс через элементы 54 и 55 сбрасывает (или подтверждает) в нулевое состояние триггеры 57, 58 и поступает на вход элемента 59 задержки (график 76), где задерживается на время занесения данных в соответствующий регистр 71 — 73 в блоке 3 импульсом с выхода 44 селектора 15. С выхода элемента 59 этот импульс, во-первых, поступает на вход установки триггера 56, переводя его в единичное состояние и блокируя тем самым прохождение последующих импульсов с входа 32 через элемент 46 и разрешая их прохождение через элемент

45. Во-вторых, этот же импульс через выход

38 селектора поступает на вход считывания фиксированной ячейки памяти блока 1, выполненного в виде Il3Y, и считывает содержимое ячейки памяти блока 1 в качестве базового адреса считываемых данных в регистр 8.

Одновременно с этим этот же импульс через элемент 51 проходит на выход 39 селектора 15 и далее через элемент 22 поступает на вход элемента 11 задержки, на тактовый вход реверсивного счетчика 4 и на вход 39 блока 3.

Поступая на вход 39 блока 3, импульс переписывает содержимое соответствующего регистра 71-73 через соответствующие элементы 68 70 и 74 на информационный вход реверсивного счетчика 4. В данном примере высоким потенциалом триггера 56 с выхода 41 селектора 15 будет открыта группа элементов 68 и, следовательно. код с выхода регистра 71 через элементы 68 и элементы 74 будет переписан в реверсивный счетчик 4.

С выхода элемента 11 задержки (график

77) импульс поступает на тактовый вход регистра 8 и заносит код базового адреса в регистр 8, В результате код базового адреса с выхода регистра 8 поступает на один информационный вход сумматора 9, на другой информационный вход которого поступает содержимое реверсивного счетчика 4. Поскольку до этого момента на автоматизированном рабочем месте (APM) никто не работал, то реверсивный счетчик 4 находится в исходном состоянии и его содержимое равно нулю.

Импульс с выхода элемента 10, задержанный на время занесения кода элементом 11 задержки (график 78), поступает на тактовый вход сумматора 9, который на своем выходе формирует результат суммы базового адреса и содержимого реверсивного счетчика 4. Этот код в качестве базового адреса считывания поступает на адресный вход блока 2 памяти, на вход считывания

1674256

20

30 которого через инвертор 7 подключен к выходу дешифратора 6. У дешифратора 5 за- 40 действован только один выход, высокий потенциал на выходе которого формируется только в том случае, если на его входе будут одни нули с выходов реверсивного счетчика

4. 45

Поскольку в данном случае прказания реверсивного счетчика 4 не равны нулю, то на выходе дешифратора 5 будет низкий потенциал, который инвертируется инверто50

55 которого поступает импульс с выхода элемента 13 задержки (график 79) через элемент 24, открытый по одному в>:оду с инверсного выхода триггера 26. В результате этого на экране APM с выхода 28 блока 2 считывается первая справка данных, запрошенная оператором путем нажатия соответствующей функциональной клавиши..После считывания справки импульсом, прошедшим через элемент 25 и задержанным элементом 14, сумматор 9 сбрасйвается в исходное состояние (график 80). Кроме того, импульс считывания с выхода элемента 14 задержки поступает на суммирующий вход реверсивного счетчика 4, фиксируя факт выдачи первой справки.

Если оператору необходимо вызвать следующую справку по той же предметной области, то ему достаточно повторно нажать ту же клавишу. В этом случае сигнал с входа 32 селектора 15 пройдет через элемент 45, так как триггер 56 находится в единичном состоянии. и через элемент 62 поступает на выход 40 селектора 15, откуда через элемент 10 и элемент 12 задержки он поступает на тактовый вход сумматора 9, формирующего адрес считывания путем суммирования кода базового адреса и единицы реверсивного счетчика 4 и т.д, Таким образом, путем простого нажатия одной и той же клавиши оператор может просмотреть все справки по данной предметной области в режимелистания страниц.

Если возникает необходимость вернуться к просмотру только что просмотренных данных, то оператор нажимает клавишу "Возврат" (не показана), сигнал с выхода которой поступает на вход 31 устройства и далее на один вход элемента 6, другой вход ром 7 и открывает элемент 6 по другому входу, Импульс с входа 3 проходит через элемент 6 на вычитающий выход реверсивного счетчика 4 и уменьшает его показания на единицу.

Кроме того, тот же импульс проходит через элемент 10 и после задержки элементом 12 на время переходных процессов в счетчике 4 поступает на тактовый вход сум5

10 матора 9, формирующего адрес считывания на единицу меньше.

Повторное нажатие клавиши "Возврат" приводит к обратному листанию страниц до тех пор, пока дешифратор 5 не зафиксирует факт обнуления реверсивного счетчика 4 по вычитающему входу.

Если же оператор нажимает другую функциональную клавишу по другой предметной области, то импульсом с входа 39 блока 3 показания реверсивного счетчика 4 запоминаются на период просмотра путем переписи его показаний с входа 63 в регистр

71. а импульсом с входа 39 показания регистра по выбранной предметной области переписываются в реверсивный счетчик 4. Это обстоятельство позволяет оператору сравнивать справки по данным из различных предметных областей.

При актуализации данных на вход 29 поступает информационное сообщение, содержащее информацию о типе данных и самих данных. Это сообщение синхроимпульсом с входа 30 заносится в регистр 16. Одновременно с этим синхроимпульс с входа 30 поступает на вход установки триггера 26 и устанавливает его в единичное состояние, которым триггер 26 открывает элемент 25, а отрицательным потенциалом с инверсного выхода блокирует работу селектора 15 по входу 35 и запирает элементы 21 и элемент 24.

Код типа данных с выхода регистра 16 расшифровывается дешифратором 17. который открывает один из элементов 18-20 по одному входу, на другой вход которых посту. пает импульс синхронизации, задержанный элементом 27 на время переходных процессов в регистре 16 и дешифраторе 17. Этот импульс проходит через один из элементов

18-20. соответствующий коду типа данных. и поступает на вход фиксированной ячейки блока 1, где записан адрес этого типа данных.

Код адреса считывается на вход регистра 8, куда он и заносится синхроимпульсом с выхода элемента 11 задержки, и далее через элемент 12 задержки поступает на тактовый сумматор 9. Учитывая, что на другой вход сумматора 9 подаются одни нули, так как элементы 21 блокируют выход реверсивного счетчика 4,то на выходе сумматора 9 устанавливается адрес типа данных, поступивших в регистр 16 и с его выходана информационный вход блока 2. После установки адреса в сумматоре 9 импульсом синхронизации с выхода элемента 13 задержки, проходящим через элемент 25, осуществляется запись новых данных по установленному адресу. После записи тем

1674256

25

35

50 же импульсом с выхода элемента 25, прошедшим элемент 23 и элемент 14 задержки; сумматор 9 и триггер 26 возвращаются в исходное состояние, при котором потенциал блокировки снимается с входа 35 селектора 15, элементов 6, 24 и 21.

Устройство вновь готово к режиму вызова данных из блока памяти.

Формула изобретения

Устройство для выборки информации из блока памяти, содержащее блок памяти адреса, блок памяти данных, блок памяти числа вызовов, счетчик, первый дешифратор, первый элемент И, инвертор, регистр адреса, сумматор, первый элемент ИЛИ, четыре элемента задержки, селектор, информационные входы которого являются адресными входами устройства, а выходы первой группы соединены с cooTBGTcTBóþùèìM входами считывания первой группы блока памяти адреса, выходы которого соединены с соотве -.. ствующими информационными входами регистра адреса, тактовый вход которого соединен с выходом первого элемента задержки и первым входом первого элемента

ИЛИ, второй вход которого соединен с первым выходом селектора, выход первого злемента ИЛИ соединен с входом второго элемента задержки, выход которого соединен с входом третьего элемента задержки и с тактовым входом сумматора, вход установки которого соединен с выходом четвертого элемента задержки, информационные входы первой группы соединены с соответствующими выходами регистра адреса, а информационные входы второй группы — с соответствующими информационными входами блока памяти числа вызовов, выходы которого соединены с соответствующими информационными входами счетчика, вычитающий вход которого соединен с третьим входом первого элемента ИЛИ и выходом первого элемента И, актовый вход счетчика соединен с вторым выходом селектора и первым тактовым входом блока памяти числа вызовов, второй тактовый вход которого соединен с третьим выходом селектора, выходы второй группы которого соединены с соответствующими входами управления режимом блока памяти числа вызовов, суммирующий вход счетчика соединен с входом считывания блока памяти данных, адресные входы которого соединены с соответствующими выходами сумматора. д выходы являются выходами устройства, входом управления режимом которого является первый вход первого элемента И, второй вход кото- рого соединен с выходом инвертора, вход которого соединен с выходом первого дешифратора, входы которого соединены с соответствующими выходами счетчика. о т л ич а ю щ е е с я тем, что, с целью упрощения устройства, оно содержит регистр данных, второй дешифратор, две группы элементов

И, второй и третий элементы И, второй и третий элементы ИЛИ, триггер, пятый элемент задержки, вход которого является тактовым входом устройства и соединен с входом установки триггера и тактовым входом регистра данных, информационные входы которого являются информационными входами устройства, выходы первой группы регистра данных соединены с соответствующими информационными входами блока памяти данных, а выходы второй группы регистра данных соединены с соответствующими входами второго дешифратора, выходы которого соединены с первыми входами соответствующих элементов И первой группы, выходы которых соединены с соответствующими входами считывания второй группы блока памяти адреса, вторые входы элементов И первой группы соединены с выходом пятого элемента задержки и первым входом второго элемента ИЛИ, второй вход которого соединен с вторым выходом селектора, выход второго элемента ИЛИ соединен с входом первого элемента задержки, вход сброса триггера соединен с выходом четвертого элемента задержки, вход которого соединен с выходом третьего элемента ИЛИ, первый и второй входы кото-. рого соединены с входами считывания и записи блока памяти данных соответственно и выходами второго и третьего элементов И соответственно, первые входы которых соединены с выходом третьего элемента задержки, а вторые входы — с инверсным и прямым выходами триггера соответственно, тактовый вход селектора соединен с инверсным выходом триггера. с третьим входом первого элемента И и первыми входами элементов И второй группы, вторые входы которых соединены с соответствующими выходами, счетчика, выходы элементов И второй группы соединены с соответствующими информационными входами блока памяти числа вызовов, 16?4256

1674256 — 3 speal

Редактор А.Маковская

Заказ 2929 Тираж 325 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб„4!5

Производственно-издательский комбинат "Патент", r, Ужгород, ул.Гагарина, 101

1

Т вЂ” э Г е—

Дог 4

Составитель С.Королев

Техред М,Моргентал Корректор В.Гирняк