Аналого-динамическое запоминающее устройство

Аналого-динамическое запоминающее устройство

Иллюстрации

Показать все

Реферат

 

Изобретение относится к импульсной технике и может быть использовано для запоминания случайных последовательностей импульсов и определения интервалов времени между ними при считывании. Цель изобретения - упрощение устройства. Аналого-динамическое запоминающее устройство содержит входы 1 начальной установки, разрешения записи 2, информационный 3 и разрешения считывания 4, выход 5, блок записи 6, элементы памяти 7 - 9, генератор СВЧ - колебаний 10, размножитель 11, блок 12 управления, элемент ИЛИ 13, элементы И 14 и 15, одновибратор 16, формирователь импульсов 17, элемент ИЛИ 18, триггер 19, элемент ИЛИ 20, согласующий элемент на резисторе 21, пороговый элемент на туннельном диоде 22, подстроечный элемент на переменном резисторе 23, формирователь импульсов 24, элемент задержки 25 и элемент И 26, счетчики 27, 28, компаратор 29, элемент задержки 30, формирователь импульса 31, элементы ИЛИ 32, 33, триггеры 34 - 36 и элементы И 37 - 39 с соответствующими связями. 2 ил.

СОЮЗ СОВЕТСКИХ

СОЦИЛЛИСТИЧЕСКИХ

РЕСПУБЛИК

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И.ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

3ь

ЬЭ

Ql

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (2,1) 4651763/24 (22) 20.02.89 (46) 30.08.91. Бюл, М 32 (71) Научно-исследовательский институт прикладных физических проблем им.А.Н.Севченко (72) В.B.Êoíäðàòþê, Е.В.Белогорцев, В.М.Лутковский и В.И,Скоморощенко (53) 681,327.6(088. 8) (56) Авторское свидетельство СССР

ЬВ 708420, кл. G 11 С 21/00, 1980, Авторское свидетельство СССР

N. 1547032, кл. G 11 С 21/00, 1988, (54) АНАЛОГО-ДИНАМИЧЕСКОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО (57) Изобретение относится к импульсной технике и может быть использовано для за, поминания случайных последовательностей импульсов и определения интервалов времени между ними при считывании, Цель

„„SU „„1674265 Al изобретения — упрощение устройства, Аналого-динамическое запоминающее устройство содержит входы 1 начальной установки, разрешения записи 2, информационный 3 и разрешения считывания 4, выход 5, блок 6 записи, элементы 79 памяти, генератор 10 СВЧ-колебаний, размножитель 11, блок 12 управления, элемент ИЛИ

13, элементы И 14 и 15, одновибратор 16, формирователь 17 импульсов, элемент ИЛИ

18, триггер 19, элемент ИЛИ 20, согласующий элемент на резисторе 21, пороговый элемент на туннельном диоде 22, подстроечный элемент на переменном резисторе

23, формирователь 24 импульсов, элемент

25 задержки и элемент И 26, счетчики 27, 28, компаратор 29, элемент 30 задержки, фор- ф мирователь 31 импульса, элементы ИЛИ 32, 33, триггеры 34-36 и элементы И 37-39 с соответствующими связями. 2 ил, 1674265

Изобретение относится к импульсной технике и может быть использовано для запоминания случайных последовательностей импульсов и опоеделения интервалов времени между ними при считывании.

Цель изобретения — упрощение устройства.

На фиг. 1 приведена функциональная схема устройства; на фиг, 2 — временная диаграмма его работы.

Аналого-динамическое запоминающее устройство содержит входы начальной установки 1, разрешения записи 2, информационный 3 и разрешения считывания 4, выход

5, блок 6 записи. элементы 7 — 9 памяти, генератор 10 СВЧ-колебаний, размножитель

11, блок 12 управления, элемент ИЛИ 13 и элемент И 14.

Бло 6 записи содержит элемент И 15, одновибратор 16, формирователь 17 импульсов, элемент ИЛИ 18 и RS-триггер 19.

Каждый иэ элеме«тов 7 — 9 памяти содержит элемент ИЛИ 20, согласующий элемент на резисторе 21, пороговый элемент на туннельном диоде 22, подстроечный элемент на переменном резисторе 23, формирователь 24 импульсов, элемент 25 задер>кки и элемент И 26.

Блок 12 управления содержит счетчики

27, 28, цифровой компаратор 29, элемент 30 задержки, формирователь 31 импульса, элементы ИЛИ 32 — 33, RS-триггеры 34 — 36 и элементы И 37 — 39.

Устройство работает следующим образом.

Работа устройства начинается с приведением его в исходное состояние импульсом логической "1", поступающим на вход 1 начальной установки, По переднему фронту этого импульса происходит сброс в нулевое состояние триггера 19 в блоке 6 записи, а также триггеров 34 — 36 и счетчика 27 в блоке

12 управления, После появления импульса начальной установки на выходе элемента 30 задержки через время ta, которое выбирается большим периода.ТО циркуляции импульсов в элементах 7-9 памяти, происходит сброс счетчика 28 в нулевое состояние и установка в "1" триггеров 34, 36. В результате сформированный на выходе триггера

34 импульс поступает с блока 12 управления на входы блокировки элементов 7 — 9 памяти, вызывая появление логического нуля на выходе элемента И 26 в каждом элементе памяти и срыв циркуляции в этих элементах за и иса н н ых ра нее им пул ьсов.

Цикл записи потока импульсов в запоминающее устройство начинается с момента поступления на вход 2 разрешения записи короткого импульса, который уста5

55 навливает три гер 19 в состояние "1". После появления на информационном входе 3 первого иэ записываемых импульсов срабатывает одновибратор 16, который формирует импульс длительностью, меньшей периода циркуляции То, по заднему фронту которого триггер 19 возвращается в нулевое состояние. За время нахождения триггера 19 в единичном состоянии импульсы, поступившие на вход 3, проходят через элемент И 15 и записываются в элементы 7 — 9 памяти, а их число запоминается на счетчике 27 в блоке

12 управления. Особенностью записи является то, что на синхронизирующие входы элементов 7-9 памяти непрерывно подается синусоидальный СВЧ-сигнал высокой стабильности от генератора 10, который осуществляет модуляцию уровней порогов туннельных диодов 22 с периодом Тсвч и амплитудой модуляции Асвч (фиг. 2). Исходные уровни порогов в элементах 7 — 9 памяти Е7, Е8 и Eg устанавливаются с помощью переменных резисторов 23 так, чтобы в отсутствие СВЧ-модуляции при одновременном поступлении импульса на информационный вход элементов памяти момент переключения туннельного диода каждого последующего элемента памяти задерживался по отношению к предыдущему на время Тсвч/N, где Й вЂ” число элементов памяти (N = 3, для устройства на фиг. 1).

Периоды циркуляции импульсов в элементах 7 — 9 памяти выбираются равными и кратными периоду Тсвч:

Т7 = Т8 = Tg = Tp = и ТсВч, где п — целое число в диапазоне 10 -10, г з

Компенсация различия задержек при срабатывании туннельных диодов достигается подстройкой длительности задержки в элементах 25 задержки в каждом из элементов

7 — 9 памяти, В результате взаимодействия циркулирующего в замкнутом контуре элемента памяти импульса с порогом туннельного диода, промодулированным

СВЧ-сигналом, происходит "подтягивание" импульса к одной из двух устойчивых фаз

СВЧ-сигнала. На фиг. 2 это фазы 1 и 2, с которыми совмещается I-й импульс входного потока, если он поступил на информационный вход элемента памяти в пределах периода АВ синхронизирующего сигнала.

Если входной импульс во всех трех элементах памяти поступил в пределах грети (фиг.

2) периода I1, то он установится в фазе 1 в каждом иэ трех элементов 7 — 9 памяти, если в пределах трети периода iz. то в элементах

7, 8 памяти — в фазе 1, а в элементе 9 памяти — в фазе 2, И, наконец, если I-й импульс поступил в пределах трети периода

1б74265! з, то в элементе 7 памяти он установится в фазе 1, а в элементах 8, 9 — в фазе 2.

В режиме хранения каждый импульс, записанный в элементах 7-9 памяти, жестко связан с соответствующим периодом СВЧ- 5 колебаний. При этом отклонение импульса от фазы синхронизации (фазы 1 или 2 на фиг.

2), вызванное воздействием случайных факторов, компенсируется на последующих периодах циркуляции за счет "подтягивания" 10 импульса к фазе синхронизации,.чем обеспечивается помехоустойчивость устройства.

В режиме хранения I-му импульсу входного потока соответствует повторяющаяся 15 с периодом То пачка из трех разделенных

1 интервалами — Тсцч импульсов, каждый из

N которых снимаетсл с выхода соответствую-. щего элемента памяти. Место в пачке им- 20 пульса, снимаемого с выхода конкретного элемента 7-9 памяти, зависит от того. в какой трети периода !1. !г или !з поступил I-й импульс на вход элементов памяти при за-писи. Если импульс поступил в пределах 25 трети периода ll (Iz или !з), то первым, вторым и третьим в пачке будут импульсы с выходов соответственно элементов 9, 8 и 7 памяти (8, 7 и 9 или 7, 9 и 8). Так как длительность импульсов на выходах элементов па- 30 мяти (5 нс) в несколько раз превосходит период Тсвч {Тсвч "= 1 нс), то импульсы пачки практически полностью перекрываются во времени. В результате на выходе элемента ИЛИ 13 по каждой пачке форми- 35 руется один широкий импульс, отвечающий

1-му импульсу входного потока, Временные интервалы между импульсами на выходе элемента ИЛИ 13 совпадают с исходными интервалами между соответствующими 40 импульсами входного потока с точностью

" Тсвч (где N = 3 для устройства на фиг. 1).

Цикл считывания начинается подачей 45 на вход 4 разрешенил считывания импульса, устанавливающего триггер 35 в состояние "1". В момент, когда в счетчике 28 устанавливается то же значение, что и в счетчике 27, хранящем код числа запомнен- 50 ных импульсов, на выходе компаратора 29 формируется сигнал "1", запускающий формирователь 31, по импульсу которого обнуляется .счетчик 28, а триггеры 35 и 36 . устанавливаются в состояние "0". Сигнал 55

"1" с инверсного выхода триггера 36 поступает на второй вход элемента И 14, разрешая прохождение на выход устройства хранящейся серии с перво о до последн".го импульса. Цикл считывания может бь,ть по

Вторен требуемое число раз. Затем устройство персводится В исходное состояние.

Формула изобретения

Аналого-динамическое запоминающее

yc;oooистВо, содержащее блок записи, Входы началь,й установки и разрешенил записи ксторого являются входал1и начальной уст,íовки и разрешения записи устройства, иH формационный вход блока записи является информационным входом устройства, генератор СБЧ-колебаний, выход которого соединен с Входами синхронизации элементов

Пал1ЯТИ, КажДЫй ИЗ КОТОРЫХ СОДЕРжнт ЭЛЕмент ИЛИ, первый вход которого лвллетсл информационным входом элемента памяти, соглэсующимй элемент на резисторе, один вывод которого соединен с выходол1 элемента ИЛИ, другой вывод согласующего элемента соединен с входом формирователя импульсов, выход которого соединен с элементом задержки, выход которого соединен с первым входом элемента И, второй вход которого является входом блокировки элемента памлти, выход элемента И соединен с вторым входом элемента ИЛИ и лвляетсл Выходом элемента памяти, пороговый элел1ект на туннельном диоде. анод которого соединен с входом формирователя импульсов, одним выводом переменного резистора и лвллется входом синхронизации элемента памяти, катод туннельного диода соединен с первой шиной источника питания, второй вывод переменного резистора соединен с второй ши ой источника питания, вход начальной установки блока управления соединен с входом начальной установки блока записи, первый выход блока управления соединен с входами блокировки всех элементов памлти, Вход оазрешения считывания блока управления является одноименным входом устройства, первый вход синхронизации блока управления соединен с выходом блока записи и с информационными входами всех элементов памяти, второй вход синхронизации блока управления соединен с выходом первого элемента памяти, о т л и ч а ю щ е е с л тем, что, с целью уг!рощенил устройства, В него введены элеме 1т И и элемент ИЛИ, каждый вход которого Соединен с выходом соответствующегo элемента памяти, выход элел1ента ИЛИ соединен с первым Входол1 второго элемента И, второй вход voòoðoão соединен с вторым выходом блока управления, выход элемента И является выходом устройства.

8Ход форииробаеелн

ГФ

ВХОд фОРмиРОбат ЕЛИ

Элемента паг спи

ВхОд

Фо ииро8агпелр ял еиенгпа па чяпчс

Составитель Ю. Сычев

Редактор А. Маковская Техред М.Моргентал Корректор О. Кравцова

Заказ 2930 Тираж 323 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5

Производственно-издательский комбинат "Патент", r. Ужгород, ул,Гагарина, 101