Цифровой измеритель комплексных сопротивлений

Цифровой измеритель комплексных сопротивлений

Иллюстрации

Показать все

Реферат

 

Изобретение относится к электроизмерительной технике и может быть использовано для точного измерения параметров емкостных и индуктивных объектов. Целью изобретения является повышение точности измерения комплексных сопротивлений путем исключения систематической погрешности , вносимой блоками и элементами измерителя. Цифровой измеритель комплексных сопротивлений содержит генератор 1 синусоидального напряжения, умножающий цифроаналоговый преобразователь 2, фазовращатель 3, преобразователь 4 сопротивление - напряжение, измеряемое комплексное сопротивление 5, блок 6 образцовых элементов, коммутатор 7, фазочувствительные детекторы 8 и 9, масштабные преобразователи 10 и 11,ключи 12-15, дифференциальные интеграторы 16 и 17, аналого-цифровые преобразователи 18 и 19, цифровой коммутатор 20, отсчетные устройства 21 и 22, блок 23,памяти, блок 24 управления, функциональная схема которого приводится в описание изобретения . 1 з.п. ф-лы, 3 ил. (л С

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (я)5 G 01 R 27/02

ГОСУДАРСТВЕ ННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ВО, ®@ф д

;Я «« «« .щ

« « ««« «я» Tt-«ч«ф«ч .

- -..»««

««Бф «р«;, .

:: - ." г./.

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

«»

«»

\ Ф

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4492218/21 (22) 18.07.88 (46) 07.09.91. Бюл. М 33 (71) Азербайджанский институт нефти и химии им. М,Азизбекова (72) Т;М.Алиев, Х.А.Исмайлов, А.M.Øåêèõàнов и С.Б,Салимов (53) 621.317 (088.8) (56) Авторское свидетельство СССР

N 659989, кл. G 01 R 27/02, 1979. (54) ЦИФРОВОЙ ИЗМЕРИТЕЛЬ КОМПЛЕКСНЫХ СОПРОТИВЛЕНИЙ (57) Изобретение относится к электроизмерительной технике и. может быть использовано для точного измерения параметров емкостных и индуктивных объектов. Целью изобретения является повышение точности измерения комплексных сопротивлений пу,„, Я „„1675796 А1 тем исключения систематической погрешности, вносимой блоками и элементами измерителя, Цифровой измеритель комп-лексных сопротивлений содержит генератор 1 синусоидального напряжения, умножающий цифроаналоговый преобразователь 2, фазовращатель 3, преобразователь 4 сопротивление — напряжение, измеряемое комплексное сопротивление 5, блок 6 образцовых элементов, коммутатор

7, фазочувствительные детекторы 8 и 9, масштабные преобразователи 10 и 11,ключи 12 — 15, дифференциальные интеграторы

16 и 17, аналого-цифровые преобразователи 18 и 19, цифровой коммутатор 20, отсчетные устройства 21 и 22, блок 23 памяти, блок

24 управления, функциональная схема которого приводится в описание изобретения. 1 з,ri, ф-лы, 3 ил.

1675796

Изобретение относится к электроиэмерительной технике и может быть использовано для точного измерения параметров емкостных и индуктивных объектов.

Цель изобретения — повышение точности измерения комплексных сопротивлений путем исключения систематической погрешности, вносимой блоками и элементами устройства.

На фиг. 1 изображена структурная схема цифрового измерителя комплексных сопротивлений; на фиг, 2 — схема блока управления; на фиг, 3 — временные диаграммы работы блока управления.

Цифровой измеритель комплексных сопротивлений содер>кит генератор 1 синусоидельного напряжения, умножающий цифроаналоговый преобразователь (ЦАП) 2, фаэовращатель 3, преобразователь 4 сап ротивление — напряжение, измеряемое комплексное сопротивление 5, блок 6 образцовых элементов, коммутатор 7, фазочувствительные детекторы 8 и 9, масштабные преобразователи 10 и 11, ключи 12 — 15, дифференциальные интеграторы 16 и 17, аналого-цифровые преобразователи (АЦП)

18 и 19, цифровой коммутатор 20, отсчетные устройства 21 и 22, блок 23 памяти, блок 24 управления, Блок 24 управления (фиг, 2) состоит иэ кольцевого сдвигающего регистра (D-триггеры 25 — 27 и элемент 2ИЛИ вЂ” НЕ 28), элемента 2 — 2И вЂ” ИЛИ 29, формирователя 30 импульсов и D-триггера 31, используемого для выбора рода работы.

Рассмотрим работу устройства для случая измерения емкастных обьектов.

В этом случае сигнал, поступающий по шине выбора рода работы, устанавливает в блоке управления триггер 31 в состояние

"1". В результате в блоке 6 образцовых элементов включаются параллельно Соб и Ron, где См, Roe — образцовые конденсатор и резистор.

В исходном состоянии счетчики АЦП 18 и 19 сброшены в нуль (далее перед каждым циклом итерации сброс осуществляется автоматически), в блок 23 памяти записан код начального прибли>кения ZR(0) = Z1(0).

Первый такт — измерение активной составляющей образцовой цепи. Первый сигнал управления с выхода формирователя 30 импульсов устанавливает триггер 25 в состояние "1" (триггеры 26 и 27 находятся в состоянии "0"). По сигналу с выхода блока

24 управления (триггер 27 в состояние "0") коммутатора 7 находится в нижнем положении, ключ 12 замкнут, ключи 13 — 15 разоMKHуты, flO COOTB8TCTBую )14M сигHB)13M выходов блока 24 на управляющий вход умножающего ЦАП 2 подается код ZR(0) с выхода АЦП 18. При этом на выходе фазочувствительного детектора 8 получают

UR = KRK1 Ея(0)0хбоб, где KR — коэффициент передачи фазочувствительного детектора;

10 К вЂ” коэффициент передачи преобразователя сопротивление — напряжение;

Ux — напряжение на выходе генератора;

О >ь — проводимость образцового резистора.

15 Это напряжение через масштабный преобразователь 10 поступает на инвертирующий вход дифференциального интегратора 16 — производится интегрирование выходного напряжения преобразователя 10

20 в течение отрезка времени Т. В результате . после завершения первого такта выходное напряжение интегратора 16

Uq(o) — ур (+ад) х

Х ) КВ К1 Zq (0) Ок боб б! +ф) где UR(0) — начальное напряжение интегра30 тора 16; у — коэффициент передачи масштабного преобразователя 10; ая иP — соответственно мультипликативная и аддитивная погрешности по цепи

35 активной составляющей.

Второй такт — измерение реактивной составляющей образцовой цепи. Второй сигнал управления с выхода формирователя импульсов устанавливает триггер 25 в со40 стояние "0", а триггер 26 в состояние "1", в результате ключ 12 размыкается, замыкается ключ 15, разомкнуты ключи 13 и 14. Коммутатор 7 в нижнем положении. На управляющий вход ЦАП 2 подается код Z1(0)

45 с выхода АЦП 19, При этом на выходе фазочувствительного детектора 9 получают

U1 = K1K1Z1(0) UA В Соб

50 где K1 — коэффициент передачи фазочувствительного детектора 9;

UA — амплитуда напряжения на выходе генератора.

55 Это напряжение через масштабный преобразователь 11 поступает на инвертирующий вход дифференциального интегратора 17 — производится интегрирование выходного напряжения преобразователя 11

1675796 в течение того же отрезка времени Т. В результате после завершения второго такта выходное напряжение интегратора 17

u1(o) — ()1 (1+te) х т

x f K1 К1 Zt (о) ()д и Coe dt + tj)

0 где UI(0) — начальное напряжение интегратора 17; у — коэффициент передачи масштабного преобразователя 11; а) и 0 — соответственно мультипликативная и аддитивная погрешности по цепи реактивной составляющей.

Третий сигнал формирователя 30 устанавливает триггеры 25 и 26 в состояние "0", триггер 27 в состояние "1". Далее коммутатор 7 переводится в верхнее положение и к входам преобразователя 4 подключается комплексное сопротивление Zx, За время между вторым и последующим третьим тактами, которое также выбрано равным Т, в схеме других переключений и п реобразований не осуществляется для того, чтобы исключить влияние на результат измерения переходных процессов в реактивных элементах преобразователя 4.

Третий такт — измерение активной и реактивной составляющих комплексного сопротивления. По сигналу с выхода формирователя 30 импульсов устанавливает триггер 27 в состояние "0", благодаря чему на выходе элемента 2ИЛИ-Н Е 28 устанавливается сигнал "1". При этом ключи 12 и 15 размыкаются, ключи 13 и 14 замкнуты.

На первый вход преобразователя 4 подается выходное напряжение UAsln co t генератора 1 синусоидального напряжения, так как по сигналу выхода блока 24 управления триггеры блока 23 памяти устанавливаются в состояние "1" и при этом Z = 1. На выходах детекторов 8 и 9 получают

UR = KRK)UAGx, Ui = KiK)VAN Cx.

Эти напряжения через преобразователи 10 и 11 соответственно поступают на неинвертирующие входы интеграторов 16 и

17 — производится интегрирование выходных напряжений преобразователей 10 и 11 в течение отрезка времени Т. 8 результате после завершения третьего такта выходные напряжения интеграторов 16 и 17

UR(1) =UR(0) — (ttx (1+eta) X т

xf KR K1 ZR (0) Ua G e dt +P) +

5 т

+ ()tt (t +QR) f KR Kt U*Gx dt +jj);

0 и1 (1) = V1(0) — ()1 (1 + и ) 10 т (K1 К1 11 (О) Ua и С e dt + 9) +

15 т

+ (jt (1 + te ) х f Kt к1 ид и с, 01 + в)

0 или

uR(1)=-uR(0) — (1tt (1+и1)

j KR К1 Ук (0) Ыд G e dt) + (ya (1 +

+ IXR ) f êR к1 Ua Gx dt )

U1(1) = U1 (0) — (11 (1 + tt1 )

f K1 К1 71(О) Ua Соб dt j + (tt (1 +й\ )

0 т

30 ) K1K1UaиCxdt)

0 где UR(1) и 0((1) — новые улучшенные приближения напряжения на выходах дифференциальных интеграторов.

Ключи схем выборки и хранения, входящие в состав АЦП 18 и 19, открыты в течение всего третьего такта, при этом выходные напряжения дифференциальных интеграторов 16 и 17 непрерывно записываются в, запоминающие элементы cxем выборки и хранения АЦП 18 и 19, на выходах которых образуются кодовые значения ZR(1) и Z((1).

На этом одна итерация заканчивается.

Дальнейшая работа устройства происходит аналогично описаному. При этом в первом и втором тактах выходной код АЦП

18 и 19 через цифровой коммутатор 20 записывается в блок 23 памяти, (запись производится по передним фронтам сигналов с

55 выходов триггеров 25 и 26).

В результате через и + 1 циклов работы устройства на выходах дифференциальных интеграторов 16 и 17 получают напряжения

UR(n+ 1) и О!(и+ 1);

1675796

ZR(n) = — Gx;

1 об

Zl (и) = — с,, 1

С,б (4) I

UR (n + 1) = UR (n) — (1tt (1 +, ) т

f KR Kt ZR (и) Ид О,б dt ) + о

+ (Xt (1 +ад)f KR Kt Un G„dt); о т

Ui (и + 1) = Ui (и) — (11 (1 + а ) f K(К Z (и) 0д о

Таким образом, после упрощении, из (1) и (2) получают

КЯК12Р(п)0дбобТ = KRK1UAGxT;

К(К12)(п)0д в СобТ = К1К10д a)CxT, бб Соб dt ) + (11 (1 + ai) ) Ki l

19 после п циклов работы устройства;

UR(n) и Ul(n) — выходные напряжения интеграторов 16 и 17 после и циклов работы устройства.

В установившемся режиме выходная величина дифференциальных интеграторов

16 и 17 от цикла к циклу не меняется. Это значит, что отрицательные приращения на выходе интегратора 16, получаемые в первом такте т

yR (1 + aR) KRK1ZR(n)UAGpedt о в точности равны положительным приращениям

Т ф (1+ aR) f КяК10дбхбс, о получаемым в третьем такте;

Т ун (1 + аН) f KRK1UAZR(n)Gpedi = о т и (1+ ай) 3 КвКЮдбхб . (1) о

Аналогично, отрицательные приращения на выходе интегратора l7, получаемые во втором такте, Т

yl (1+ al ) 1 KlK1Zl(n)UA ш Cpedt о в точности равны положительным приращениям

Т и (1 + al ) f KlK1Uд в СхШ, о полученным в третьем такте: т у (1 + а1),/ К1 К1 Zl (и) UA в Соб d< = о (2) т

=yl(1 +al) f Kl К10д() Cx d о

Как видно из приведенных выражений, 15 коды, лолученные на выходах АЦП 18 и 19, соответственно пропорциональны активной и реактивной составляющим емкостного объекта, при этом результаты измерений не зависят от нестабильности амплитуды

20 выходного напряжения генератора 1 синусоидального напряжения, от нестабильности его частоты и от систематических погрешностей преобразователя 4, фазочувствительных детекторов 8 и 9 и умножающе25 го ЦАП 2, дифференциальных интеграторов

16 и 17, АЦП 18 и 19.

Аналогично описанному производится изменение составляющих индуктивных объектов; Для этого случая по сигналу с выхода

З0 триггера 27 (устанавливается в состояние и0") в блоке 6 образцовых элементов последОВатЕЛЬНО ВКЛЮЧаЮтСя 4 б И Rpe, ГдЕ 1 об— образцовая индуктивность, Rpe — образцовое сопротивление.

З5 При этом

ZR (n} = — Rx .

Re (5) 40

Zl(n}= †. бх.

Ь>б (6) Как видно из выражений (5) и (6), при

45 измерении индуктивных объетов точность предлагаемого устройства вновь весьма высока и не зависит от нестабильности амплитуды выходного напряжения генератора, от нестабильности его частоты и от систематических погрешностей преобразователя 4

I фазочувствительных детекторов 8 и 9 и умножающего ЦАП 2, дифференциальных интеграторов 16 и l7, АЦП 18 и 19.

Как при измерении емкостных, так и индуктивных объектов предельная точность

С1 измерении ограничена практически лишь точностью образцовой цепи.

Следует отметить, что соответствующим выбором коэффициентов передачи )г( и 1л масштабных преобразователей 10 и 11

1675796

Формула изобретения

1. Цифровой измеритель комплексных сопротивлений, содержащий генератор синусоидального напряжения, клеммы для подключения измеряемого сопротивления, первая из которых соединена с соответству ющим входом блока образцовых элементов, и преобразователя сопротивление — напряжение, выход которого соединен с входом первого и второго фазочувствительных де- 2 текторов, управляющий вход первого фазочувствительного детектора соединен с выходом генератора синусоидального напряжения и входом фаэовращателя, выход которого соединен с управляющим входом 2 второго фазочувствительного детектора, выходы первого и второго фазочувствительных детекторов соединены с входом соответствующего масштабного преобразователя, вторая клемма для подключения из- 3 меряемого сопротивления и выход блока образцовых элементов соединены с соответствующими входами коммутатора, выход которого соединен с вторым входом преобразователя сопротивление — напряжение, уп- 3 равляющий вход коммутатора соединен с первым выходом блока управления, второй выход которого соединен с управляющим входом. блока памяти и с управляющими входами первого и второго аналого-цифро- 4 вых преобразователей, выходы которых соединены с входами соответствующего отсчетного устройства, причем третий выход блока управления соединен с управляющими входами преобразователя 4 сопротивление — напряжение и блока образцовых элементов, а первый вход блока управления соединен с шиной выбора рода работы, отличающийся тем, что, с целью повышения точности измерения, в 5 него введены умножающий цифроаналоговый преобразователь, цифровой коммутатор, четыре ключа, два дифференциальных интегратора, выходы которых соединены .с информационным входом соответствующе- 5

ro цифроаналогового преобразователя, инвертирующий и неинвертирующий входы дифференциальных интеграторов через соможно существенно улучшить сходимость измерительного процесса и тем самым повысить быстродействие предлагаемого измерителя.

Таким образом, устройство обеспечивает повышение точности измерения составляющих комплексных сопротивлений путем

1 исключения погрешностей узлов и блоков устройства из окончательного результата. тветствующий ключ соединены с выходом соответствующего масштабного преобразо, вателя, первый и второй информационные входы цифрового коммутатора соединены с

5 выходами соответственно первого и второго аналого-цифрового преобразователя, выход цифрового коммутатора соединен с информационным входом блока памяти, выход которого соединен с управляющим вхо10 дом умножающего цифроаналогового преобразователя, аналоговый вход которого соединен с входом генератора синусоидального напряжения, а выход умножающего цифроаналогового преобра15 зователя соединен с третьим входом преобразователя сопротивление — напряжение, при этом четвертый выход блока. управления соединен с первым управляющим входом блока памяти, с управляющими

О входами второго и третьего ключа, первого и второго аналого-цифровых преобразователей, пятый выход блока управления соединен с управляющим входом первого ключа и первым управляющим входом циф5 рового коммутатора, шестой выход блока управления соединен с управляющим входом четвертого ключа и вторым управляющим входом цифрового коммутатора, седьмой выход блока управления соединен

О с вторым управляющим входом блока памяти, а второй вход блока управления соединен с выходом генератора синусоидального напряжения.

2. Цифровой измеритель по п. 1, о т л и5 ч а ю шийся тем, что, блок управления содержит четыре D-триггера, формирователь импульсов, .элемент 2ИЛИ вЂ” НЕ, элемент 2 — 2И вЂ” ИЛИ, первый вход которого соединен с прямым выходом третьего 0О триггера и вторым входом элемента 2ИЛИ—

НЕ, первый вход которого соединен с прямым выходом второго О-триггера, входом 0 третьего 0-триггера и четвертым входом элемента 2 — 2И вЂ” ИЛ И, выход элемен5 та 2ИЛИ-НЕ соединен с 0-входом второго

0-триггера, вход С которого соединен с входом С третьего и четвертого 0-триггеров, вторым и третьим входом элемента 2-2И—

ИЛИ и выходом формирователя импульО сов,вход которого соединен с выходом генератора синусоидального напряжения, при этом С-вход первого 0-триггера подключен к шине выбора рода работы, а его

0-вход соединен со своим инверсным выхо5 дом, выходы элементов 2 — 2И вЂ” ИЛИ, 2ИЛИНЕ, прямые выходы первого. второго, третьего и четвертого триггеров являются выходами блока управления.

1675796

ГГН

1 1

Ю1 у

Я Р.

1 и

1

"ГЬ

Составитель А,Шикерун

Техред М.Моргентал Корректор В.Гирняк

Редактор Н.Бобкова

Заказ 2999 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5

Производственно-издательский комбинат "Патент", r. Ужгород, ул,Гагарина, 101