Устройство для контроля средств числового программного управления

Устройство для контроля средств числового программного управления

Иллюстрации

Показать все

Реферат

 

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

„„Я2„„1675852 А1 (я)л G 05 В 23/02

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ l --:: -- „,, " j

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4620122/24 (22) 12.12.88 (46) 07.09,91. Бюл. М ЗЗ (72) Б.Д, Андрейко, Г,П. Грикун, B,Â. Доращук и Л,Ф, Кулиш (53) 621.396(088,8) (56) Авторское свидетельство СССР

hk 963081, кл. 6 09 С 1/29, 1980, (54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ

СРЕДСТВ ЧИСЛОВОГО ПРОГРАММНОГО

УПРАВЛЕНИЯ 7) Изобретение относится к автоматике и вычислительной технике и может быть использовано для контроля средств управления многоканальными устройствами

Ящ f МАХ числового программного управления, Цель изобретения — расширение области применения устройства. Устройство содержит задающий генератор 1, имитаторы 2 движения инструмента, блок 3 формирования координатных данных перемещения, формирователь 4 импульсов подсвета, коммутатор 5, блок 7 управления смещением изображений, сумматоры 8, 9, усилители 10, 11 отклонения и индикатор 12 на запоминающей электронно-лучевой трубке. Устройство обеспечивает имитацию движения инструмента, за счет чего можно производить КоНтроль более широкого класса систем числового программного управления. 6 з.п, ф-лы, 32 ил.

1675852

Изобретение относится к автоматике и вычислительной технике и может быть использовано для контроля средств управления многоканальными устройствами числового программного управления, формирующих задание на перемещение подвижных органов станка c IllY, Цель изобретения —. расширение области применения устройства за счет ввода в него средств имитации движения инструмента, . На фиг. 1 представлена блок-схема устройства; на фиг. 2-. схема имитатора движения инструмента; на фиг, 3 — схема эквивалента привода инструмента; н фиг, 4 — блок— схема блока формирования 3 координатных данных перемещений; на фиг. 5— блок-схема канала 29 формирования данных; на фиг, 6 — блок-схема блока управления смещением изображений; на фиг. 7— функциональная схема Распределителя импульсов; на фиг. 8 — схема первого коммутатора, на фиг. 9 — схема пятого коммутатора; на фиг. 10 — переходной процесс для регулируемого по скорости электропривода при воздействии на его вход ступенчатого напряжения; на фиг. 11 принципиальная схема блока аналоговой модели регулируемого по скорости электропривода; на фиг. 12 — временные диаграммы работы имитатора движения инструмента; на фиг, 13 — схема реализаципл и реобразователя напряжения в частс ту, на фиг. 14 — схема формирователя знака; на фиг. 15 — схема интегратора; на фиг, 16— временные диаграммы работы эквивалента привода инструмента; на фиг. 17 — схема блока синхронизации импульсов; на фиг. 18 — временные диаграммы работы блока синхронизации импульсов, на фиг. 19 — схема узла имитации фазового датчика, на фиг. 20 — схема формирователя маркера фазового датчика; на фиг. 21 — имитатор импульсного датчика; на фиг. 22— временные диаграммы работы имитатора импульсного датчика, на фиг, 23 — схема

Формирователя маркера импульсного датчика; на фиг, 24 — схема второго коммутатора; на фиг. 25 — схема четвертого коммутатора; на фиг. 26 -- пример исполнения элементов коммутации четвертого коммутатора; на фиг, 27 — пример исполнения третьего коммута" îðà; на фиг. 28— изображение трех проекций движения имитируемого объекта в пространстве на экране запоминающей ЭЛТ; на фиг 29— временные диаграммы работы распределителя импульсов; на фиг, 30-32 возможные схемы формирования управляющих и сбросовых сигнало в для имитаторов, 5

30 Э

На фиг. 1 обозначены задающий генератор I, имитаторы 2 движения инструмента, блок 3 формирования координатных данных перемещения, формирователь 4 импульсов подсвета, первый коммутатор 5, объект 6 контроля (проверяемое устройство числового программного управления), блок 7 управления смещением изображений, первый-8 и второй 9 сумматоры, первый 10 и второй 11 усилители отклонения, индикатор 12 на запоминающей электронно-лучевой трубке.

На фиг, 2 обозначены эквивалент привода 13 инструмента, делитель 14 частоты, блок 15 синхронизации импульсов, первый

0-триггер 16, третий элемент И 17, первый элемент И вЂ” НЕ 18, первый 19 и второй 20 элементы И, первый счетчик (двоичный)

21, узел 22 имитации (имитатор) импульсного датчика, узел 23 имитации (имитатор) фазового датчика, узел 24 имитации (имитатор) амплитудного датчика, второй коммутатор 25.

На фиг. 3 приведены блок 26 аналоговой модели регулируемого по скорости электропривода, преобразователь 27 напряжения в частоту, формирователь 28 знака сигнала.

На фиг. 4 изображены каналы 29 формирования координатных данных, первый элемент ИЛИ 30, третий коммутатор 31, На фиг. 5 обозначены второй двоичный счетчик 32, четвертый коммутатор ЗЗ, цифроаналоговый преобразователь 34.

На фиг, 6 обозначены третий двоичный счетчик 35, блок 36 выбора отображений координатной плоскости (распределитель импульсов), четвертый 37, пятый 38, шестой

39, седьмой 40 элементы И, пятый коммутатор 41.

На фиг. 7 обозначены первый 42 и второй 43 элементы НЕ, второй 44 и третий 45 элементы ИЛИ, восьмой 46, девятый 47, десятый 48, одиннадцатый 49 элементы И, На фиг. 8 обозначены первый 50, второй

51, третий 52, четвертый 53 аналоговые элементы коммутации.

На фиг, 9 обозначены пятый 54, шестой

55, седьмой 56, восьмой 57 аналоговые элементы коммутации, На фиг. 11 обозначены первое передаточное звено 58, первый инвертирующий усилитель 59, второе передаточное звено

60, суммирующий усилитель 61, На фиг. 13 обозначены второй инвертирующий усилитель 62, девятый аналоговый элемент 63 коммутации, десятый аналоговый элемент 64 коммутации, интегратор 65, первый 66 и второй 67 компараторы, первый

68 и второй 69 элементы 2И вЂ” ИЛИ, RS-триггер 70, второй О-триггер 71, третий 0-триг1675852

20 Ир — — +

А1 А2

1 1 — Р+ 1 — Р+1

СО1 NZ гер 72, элемент 2НЕ-И 73, третий элемент одноименный с номером канала (1-N) имиНЕ 74, татор 2 движения, а точнее на вход эквиваНа фиг, 14 обозначены третий компара- лента 13 привода. тор 75, формирователь 76 импульсов, чет- Если бы это напряжение поступило на вертый элемент НЕ 77. 5 вход привода станка, то вал двигателя приНа фиг. 17 изображены первый 78 и вода начал бы вращаться, Скорость вращевторой 79 элементы ИСКЛЮЧАЮЩЕЕ ния вала двигателя тем больше, чем больше

ИЛИ, второй элемент И-НЕ 80, четвертый управляющее напряжение на входе приво81 и пятый 82 D-триггеры, пятый 83 и да, а направление вращения валадвигателя шестой 84 элементы НЕ, первый 85 и вто- 10 привода зависит от полярности приложенрой 86 резисторы, первый конденсатор 87, ного на входе напряжения. седьмой элемент НЕ 88, элемент 89 инди- Передаточную функцию регулируемого по скорости электропривода, имеющего пеНа фиг, 19 изображены четвертый 90, реходной процесс вида, приведенного на пятый 91 и шестой 92 двоичные счетчики, 15 фиг, 10, достаточно представить следующим формирователь 93 маркера фазового датчи- вы ражением ка, второй конденсатор 94, третий резистор

95, третий конденсатор 96, четвертый рези- К (Т1Р+ 1) стор 97, четвертый конденсатор 98, пятый йр = резистор 99, шестой коммутатор 100, Т2Р +ТзР + 1

На фиг. 20 изображены четырнадцатый

101, пятнадцатый 102, шестнадцатый 103

К Т1Р + 1 элементы И, седьмой коммутатор 104, чет- . P + 1) (—" P + 1) вертый компаратор 105.

1 Ж2

На фиг, 21 изображены третий элемент 25

ИСКЛЮЧАЮЩЕЕ MflN 106 „107 и где р "ередаточная функция Регулируедевятый 108 элементы НЕ, формирователь

109 маркера импульсного датчика.

На фиг, 23 изображены семнадцатый

P — one ато Лапласа элемент И 110 десятый элемент НЕ 111. 30

На фиг. 24 изображены с одиннадцатовода; го 112 по двадцать второй 123 аналоговые ной, в2 — коРни знаменателЯ пеРедаточэлементы коммутации.

На фиг.25 изображены с первого124по осле РазложениЯ пеРедаточной фУнк десятый 133 элементы коммутации. 35 ции Р на пРостые дРоби ПОЛУчаетсЯ 47о

На фиг. 26 изображены третий 134, четвертый 135, пятый 136 и шестой 137 элементы И вЂ” НЕ.

На фиг. 27 изображены одиннадцатый

138, двенадцатый 139, тринадцатый 140 40 элементы коммутации. где А1, А2 — коэффициенты.

В состав блоков устройства также входят двенадцатый элемент И 141, тринадца- P моделиРУемого эквивалента пРивода 13 тый элемент И 142, Одиннадцатый элемент „, „ „ быть представлен как СУмма пеРеходНЕ 143, шестой резистор 144, седьмой ре- 45 ных р цессов двух апериодических звеньзистор 145, первый переключатель 146, Р О поРЯдка, пеРедаточнаЯ восьмой резистор 147, девятый резистор фу ция каждого з которых равна соот148, второй переключатель 149 десятый ре- вУ щемУ слагаемомУ (фиг. 10). ПРизистор 150, одиннадцатый резистор 151, меРом исполнениЯ блока 26 аналоговой третий переключатель 152, первый диод 50 модел регулируемого по скорости элект153 второй диод 154 двенадцатый резистор 155, пятый конденсатор 156, третий инвертирующий усилитель 157. Схема, пРиведеннаЯ на фиг. 11, РеализУюУстройство работает следующим обра- щ Указан Ую пеРедаточнУю фУнкцию. зом.

Для Расчета параметро пеРвого пеРеИмпульсы частоты 1з с задающего ге- даточного звена 58. фоРмиРУющего пеРвУю нератора поступают на вход делителя 14 экспонентУ(фиг. 10), необходимо, чтоб частоты имитатора 2 движения, Уп равляющие напряжения с каждого канала управ- C1Rg = — — 5 "" = A

1 R R

1. ления объекта 6 контроля поступают на 1 R1 R1O

1675852

Для расчета параметров второго передаточного звена 60, формирующего вторую экспоненту (фиг. 10), необходимо, чтобы

1 RG лЯ 17

С2Я9= —, — — = — A2, ©2 R2 И7 В 11

Знак минус возле Az получен благодаря наличию в блоке 26 инвертирующего усилителя 59.

Благодаря суммирущему усилителю 61 на его выходе получается суммарное выходные напряжение, формируемое первым 58 и вторым 60 передаточными звеньями.

Задавая сначала на вход блока 26 аналоговой модели регулируемого по скорости привода ступенчатое напряжение, а потом это же напряжение на вход реального привода, очень легко получить близкие по параметрам передаточные функции. При этом двигатель реального привода должен быть на холостом ходу, лри пусках и торможениях токоограничение не работает, в прямом канале усиления реального привода ни один из элементов не насыщается, Так, например, для привода РАМОС при ступенчатом изменении входного сигнала определено

УУр =150 (002

0,00012 Р + 0,0235 Р + 1

150 50

0,006Р+1 0,017Р+1

Откуда

Ь1 (t) = 150 (1 — е о,ооб)

50 (1 е оол)

На фиг. 12 приведены временные диаграммы работы эквивалента привода 13, При подаче на вход блока 26 аналоговой модели регулируемого по скорости электропривода ступенчатого напряжения U», на выходе суммирующего усилителя 61 получаем напряжение Оа х, сформированное первым 58 и вторым 60 передаточными звеньями с учетом их передаточных характеристик, близких к передаточным характеристикам реального электропривода, . Далее напряжение U x поступает на преобразователь 27 напряжения в частоту и одновременно на формирователь 28 знака.

Преобразователь 27 (фиг. 3) при подаче на его вход напряжения Ua x позволяет на своем выходе получить последовательность импульсов (в), частота которых пропорциональна оборотам вала двигателя реально1 г

Uesix. = — — ) Uex dt, RC

ro электропривода, Формирователь 28 знака одновременно выдает на своем выходе высокий или низкий логический уровень сигнала, указывающий на направление имитируемого движения, подобно нап равлению вращения вала двигателя реального электропривода.

Основные требования к преобразователю 27 напряжения в частоту — возможность преобразования входных напряжений положительной (от 0 до +10 В) и отрицательной (от 0 до — 10 В) полярности, широкий диапазон выдываемых частот (от 0 до 500 кГц), высокая линейность преобразования для напряжений, близких к нулю (порядка единиц милливольт}, так и напряжений,. близких к максимальному значению преобразуемого в частоту напряжения (близкого к

10 В). Примером реализации преобразователя 27 напряжения в частоту может послужить фиг. 13. Она представляет второй инвертирующий усилитель 62, которым значение входного напряжения инвертируется и подается на информационный вход девятого аналогового элемента 63 коммутации.

Одновременно прямое значение входного напряжения прикладывается к информационному входу десятого аналогового элемента 64 коммутации. Выходы девятого 63 и десятого 64 аналоговых элементов коммутации объединены и подключены к входу интегратора 65, Допустим, что в данный момент замкнута цепь с входа на выход в девятом аналоговом элементе 63 коммутации благодаря высокому логическому уровню сигнала на прямом выходе RSтриггера 70. Поэтому инверсное значение

08ых. ы с выхода второго инвертирующегоо усилителя 62 поступает на вход интегратора 65. Напряжение на выходе интегратора (фиг, 15) начинает изменяться согласно выражению

Величины R и С выбираются таким образом, чтобы во всем диапазоне изменения напряжения Uax напряжение на выходе интегратора 65 изменялось линейно. Так как с выхода второго инвертирующего усилителя

62 в данный рассматриваемый момент поступает напряжение отрицательной полярности, то на выходе интегратора 65 будет линейно нарастать выходное напряжение (фиг. 16) положительной ffoffffpHocTN.

При достижении напряжением на выходе интегратора 65 величины, равной напряжению +О п, приложенному к второму входу второго 67 компаратора, на его выходе ус1675852

/ тановится высокий логический уровень сигнала.

Одновременно выходное напряжение (Овых) с блока 26 аналоговой модели регулируемого по скорости электропривода по- 5 ступает на вход формирователя 28 знака, примером исполнения которого может послужить фиг. 14 (на вход третьего компаратора 75). При положительном уровне напряжения на входе третьего компарато- 10 ра 75 формирователя 28 знака на его выходе появится высокий логический уровень сигнала. При отрицательном уровне напряжения на входе третьего компаратора

75 на его выходе появится низкий логиче- 15 ский уровень сигнала, Благодаря формирователю 76 импульсов на его выходе будут получены логические уровни сигналов

"ЗН", имеющие четкие фронты импульсов

1 ., при переходе нулевогологического уровня 20 сигнала в высокий логический уровень и обратно. С помощью четвертого элемента

НЕ 77 формируется инверсный сигнал

"3H". Высокий логический уровень сигнала "3Н" или инверсного сигнала "ЗН" разрешает прохождение высоких логических уровней выходных сигналов первого 66 или второго 67 компараторов через первый 68 или второй 69 логические элемент.ы 2И вЂ” ИЛИ (фиг. 13), При положительном напряжении на выходе блока 26 аналоговой модели регулируемого по скорости электропривода уровень сигнала "ЗН" будет высоким. Если замкнут девятый аналоговый элемент 63 коммутации, то выходное напряжение блока 26, как указывалось, поступит через второй инвертирующий усилитель 62 на вход интегратора 65. В результате на выходе интегратора

65 будет линейно нарастать положительное напряжение. При достижении уровнем линейно нарастающего напряжения значения, равного+О, приложенного на второй вход второго компаратора 67, íà его выходе появится высокий уровень логического сигнала. Совпадение двух высоких логических уровней сигналов "3H" с выхода второго коммутатора 67 позволяет получить высокий логический уровень сигнала на выходе второго элемента 2И вЂ” ИЛИ 69, а следовательно, на R-входе RS-триггера 70, В результате на первом (прямом) выходе

RC-триггера 70 установится нулевой логический уровень сигнала, а на втором (инверсном) выходе — высокий логический уровень сигнала. В результате девятый аналоговый элемент 63 коммутации разомкнется, а десятый 64 аналоговый элемент коммутации замкнет свой информационный выход с информационным входом. Так как уровень вы30

55 ходного напряжения блока 26 остался положительным, то, будучи приложенным через десятый аналоговый элемент 64 непосредственно к входу интегратора 65, он изменит знак линейно нарастающего напряжения на выходе интегратора 65.

В результате сравнения по величине выходного напряжения интегратора 65 и опорного напряжения — U» на выходе первого компаратора 66 появится сигнал высокого логического уровня. Так как логический уровень знакового сигнала "3H" остался неизменным, то теперь на выходе первого логического элемента 2И вЂ” ИЛИ 68 появится высокий логический уровень сигнала, а следовательно, по S-входу на первом (прямом) выходе RS-триггера 70 установится высокий логический уровень сигнала, а на втором (инверсном) — низкий, Теперь девятый аналоговый элемент 63 коммутации образует сквозную цепь между своими информационными входом и выходом, а в десятом 64 аналоговом элементе коммутации эта цепь разомкнется. Процесс периодически повторяется. Чем выше выходное напряжение на выходе блока 26 аналоговой модели регулируемого по скорости электропривода, тем быстрее на выходе интегратора 65 напряжение будет достигать величины +О» или -Upp, а следовательно, выше частота импульсов 1 р, При изменении логического уровня знакового сигнала "ЗН" на низкий инверсный уровень знакового сигнала "3H" станет высоким и в элементе 68 второй элемент И, а в элементе

69 первый элемент И будут пропускать высокие логические уровни сигналов с выходов первого 66 или второго 67 компараторов. Таким образом, процесс преобразования напряжения в частоту будет продолжаться.

Полученная последовательность импульсов

1тр типа менадр поступит на С-вход второго

71 О-триггера.

По каждому положительному фронту импульса последовательности на выходе второго О-триггера 71 будет устанавливаться низкий логический уровень сигнала с его собственного D-входа, По положительному фронту импульса F с выхода третьего элемента НЕ 74 низкий логический уровень сигнала с выхода второго D-триггера 71 будет запомнен третьим 0-триггером 72 и íà его выходе появится низкий логический уровень сигнала. По низкому логическому уровню сигнала с выхода третьего 0-триггера 72 второй D-триггер 71 по $-входу установит на своем выходе высокий логический уровень сигнала. По ближайшему положительному фронту импульса частоты F с выхода третьего элемента НЕ 74 высокий логический

1675852

12 уровень сигнала на Р-входе третьего Dтриггера 72будет запомнен этим О-триггером и на его выходе появится высокий логический уровень сигнала. При наличии одновременно низких логических уровней на входахэлемента2НŠ— И 73наего выходе будет высокий логический уровень сигнала (фиг. 16).

При всех других комбинациях сигналов на входах элемента 2НŠ— И 73 на его выходе будет низкий логический уровень сигнала.

Этот процесс периодически повторяется. В результате на выходе элемента 2НŠ— И 73 образуется последовательность импульсов, частота в которых пропорциональна напряжению с выхода блока 26 аналоговой модели регулируемого по скорости электропривода и синхронизирована импульсами частоты F с выхода третьего элемента И17, Из фиг. 16 cTBHGBI4T(: очевидным, «T0 для получения синхронизации должно выполняться условие

2f =" 1тр.макс = Мчакс, где 1тр.макс — максимальная частота импульсов на выходе RS-триггера 70;

F — частота импульсов с выхода третьего элемента И 17, Опорное напряжение+0сп и -Upn выбирается из условия инерционности (чувствительности) привода. При малых значениях опорного напряжения на вторых входах первого 66 и второго 67 компараторов малые значения напряжения на выходе блока 26 на выходе преобразователя 27 напряжения в частоту позволят получи I I. уже значительную частоту, пропорциональную оборотам высокомоментного безынерционного двигателя, При больших

ЗНаЧЕНИЯХ НаПРЯжЕНИЯ +Uon И Uon ДажЕ при сравнительно больших напряжениях на выходе блока 26 аналоговой модели регулируемого по скорости электропривода частота сигнала на выходе преобразователя

27 напряжения в частоту будут небольшой, чо также пропорционально оборотам инерционного двигателя, Поэтому, задавая на вход реального привода управляющее напряжение и измерив при этом обороты двигателя в реальном приводе, легко подобрать опорное напряжение

+0оп и — Upn для моделирования любого привода. Таким образом, на выходе эквивалента привода 13 при подаче на его вход управляющего напряжения будет получена последовательность импульсов с часто ой, пропорциональной оборотам двигателя реального привода, а ло1-ический уровень сигнала знака "ЗН" будет указывать на на5

55 правление вращения вала двигателя реального привода при подключении его к исследуемому проверяемому объекту 6.

Блок 16 синхронизации импульсов, примером исполнения которого может послужить схема, представленная на фиг. 17, формирует три последовательности импульСОВ ПО ИМПуЛЬСаМ НаКаЧКИ Upn) — Upn4, фОрмируемым обьектом 6 для питания статорных обмоток фазовых датчиков. Блок

15 синхронизации, представленный на фиг, 17, работает следующим образом. С обьекта 6 выдаются две (0О,1 и Uong) последовательности импульсов типа меандр для питания статорных обмоток вращающихся трансформаторов и их инверсное значение

0,„з и 0„4. Причем обычно к первой статорной обмотке подключаются последовательности импульсов Upn) и Upn3, а к второй обмотке — Upped и 0«4. ТогДа в РотоРной обмотке вращающегося трансформатора будет сниматься последовательность импульсов, фаза первой гармоники которой будет нести информацию о угле поворота якоря относительно фазы опорных импульсов, При подаче чeòûðåõ последовательНОСтвй ОПОРНЫХ ИМПУЛЬСОВ Upn — Uon4 На блок 15 синхронизации с помощью перво -о

78 и второго 79 элементов ИСКЛЮЧАЮЩЕЕ

ИЛИ, а также второго элемента И-НЕ 80, пятого 83 и седьмого 88 элементов НЕ, резисторов 85 и 86 и конденсатора 87 происходит контроль их наличия. Так как импУльсы Uong I4 Upn4 Рдзнои полЯРности, то на выходе первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 78 будет установлен высокий логический уровень сигнала. При пропадании импульсов последовательности 0оп2 и 0оп4 на выходе первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 78 установится низкий логический уровень сигнала, Аналогично второй элемент ИСКЛЮЧАЮЩЕЕ

ИЛИ 79 контролирует последовательности импульсов Upn) и 0Опз. Таким образом, если

ВСЕ ИМПУЛЬСЫ Uon> — Uon4 ПРИСУтСтВУЮт, тО на выходах элементов 78 и 79 будут высокие логические уровни сигналов. В результате на выходе второго элемента И вЂ” НЕ 80 будет постоянно низкий логический уровень сигнала, следовательно, на выходе пятого элемента НЕ 83 будет высокий логический уровень сигнала.

Особенностью элемента 83 является то, что он выполнен с открытым коллекторным переходом. Величина резистора 86 достигает всего нескольких ом. Величина резистора 85 достигает величины единиц килоом. Таким образом, при высоком логи13

1675852 ческом уровне сигнала на выходе пятого логический уровень сигнала. По ближайшеэлемента НЕ 83происходитмедленнозаряд му положительному фронту импульса fg c конденсатора 87, а следовательно, на вы- выхода делителя 14 частоты низкий логиходеседьмогоэлемента НЕ88будетнеко- ческий уровень сигнала установится на торое время установлен низкий 5 первом(прямом)выходепятого0-триггера логический уровень сигнала, а потом высо- 82, Наличие низкого логического уровня кий. Но достаточно оборвать одну из це- на первом выходе пятого D-триггера 82, а пей, передающих сигналы 0„1 — Upp4 от следовательно, íà S-входе четвертого 0объекта 6, на выходе второго 80 элемента триггера 81 позволит установить на выхоИ-НЕ установится высокий логический 10 де четвертого 0-триггера 81 высокий уровень сигнала, а следовательно, на вы- логический уровень сигнала, ходе пятого 83 элемента НŠ— низкий логический уровень сигнала. При низком По положительному фронту следующеуровне логического сигнала на выходе гоимпульсаfg свыходаделителя14частоты пятого элемента НЕ 83 конденсатор 87 15 на выходе пятого 0-триггера 82 установитбыстро разряжается из-за малой величи- ся высокий логический уровень сигнала, В ны резистора 86. Зато короткие положи- Результате на первом выходе пятого 0тельные импульсы, возникающие на триггера 82 будет сформирован импульс выходе пятого элемента НЕ 83 при обры- р, а на втором(инверсном) выходе — инверве только сигнала одной последователь- 20 сный импульс. Процесс формирования имности опорных частот из ряда U<>,> — Uonq, пульсов p и pr периодически повторяется не успевают зарядить конденсатор 87 из- по каждому положительному фронту имза сравнительно большой величины рези- пульса последовательности О,п. Импульсы стора 85. Таким образом, на выходе р с первого выхода блока 14 синхронизаседьмого элемента НЕ 88 будет удержи 25 ции поступают на второй вход третьего элеваться высокий логический уровень сигна- мента И 17. В результате (фиг, 18) при ла, который по третьему входууправления поступлении импульса с первого выхода запретитработуимитатору23фазовыхим- блока 15 синхронизации на второй вход пульсов, третьего элемента И 17 запрещается проЭлемент 89 индикации при появлении 30 хождение импульса fg с выхода делителя 14 высокого логического уровня сигнала на частоты чеРез пеРвый входтретьегоэлеменвыходе седьмого элемента И вЂ” НЕ 88 ука- Та L4 17 "а его вь ход. зывает на отсутствие опорных импульсов Одновременно с второго выхода блока

Ооп1 Uon4 от объекта 6 контроля. B каче- 15 синхРонизации поступает инверсное стве элемента 89 индикации используется значение импУльса У" на втоРой вход светодиод, но можно использовать, напри- пеРво о элемента И вЂ” НЕ 18, чем Разаешамер, звуковое сигнализирующее устройство. ется прохождение одного импульса fg c

Одна из последовательностей импульсов первого входа первого элемента И вЂ” НЕ 18

U U0 cMHxрони3иposaнн ix имnylts на е о в ход. В Резуль а е а в ходе пеРсами 1 с выхода делителя 14 частоты, ис- oro элемента И-НЕ 18 сфоРмиРУетсЯ ко40 в

- пользуется далее для организации работы роткий импульс, который поступает на имитатора 23 фазового датчика, первый вход управления имитатора 23 фау

В исходном состоянии по импульс

"Сброс", инвертированному шестым э — митатоРа фазового датчика

45 и т т ментом НЕ 84, на первом (прямом) выходе ос Упают импУльсы fg с выхода делителЯ пятого 0-триггера 82 установится высокий "4 частоты. На тРетий вход УпРавлениЯ логический уровень сигнала. Одновремен- имитатоРа 23 фазового датчика постУпает но на втором (инверсном) выходе пятого импульс сброса с третьего выхода блока 15 риггера 82 будет низкии nor ec A инхронизации при су ств«им Ульсов уровень сигнала. По переднему (положи- последовательностей Upg) — Upp4 с объек50 и л тельному) фронту импульса последователь- та 6. Последовательность импульсов часности ол, пРиходЯщего от объекта 6, на таты F с выхода тРетьего элемента И 17 выходе четвертого 0 - триггера 8 1 будет у с - У и Р а в л Я е т Р а б о т о и и Р е о б Р а з о в а т е л Я 2 7 тановлен уровень с гнала 0-входа этого напРЯжениЯ в частотУ. ПолУченн е на втотриггера. Так как 0-вход 0-триггера 81 под- Ром вы оде эквивалента пР вода 13 им

55 ключенкшинеснулевымлогическимпотен- пульсы поступают на первые входы циалом, то на выходе этого D-триггера по первого 19 и второго 20 элементов И. Пo положительному фрон импульса последо- положительному фронту импульса частоты вательности О будет установлен низкий 1 на С-входе первого 0-триггера 16 (фиг. 2) 1675852 логический уровень сигнала "ЗН" запоминается этим D-триггером, При высоком логическом уровне сигнала "3H" на D-входе первого D-триггера 16 на первом (прямом) его выходе установится высокий логический уровень сигнала, а на втором инверсном выходе — низкий логический уровень сигнала, Таким образом, на втором входе первого элемента И 19 будет присутствовать высокий логический уровень сигнала, а на втором входе второго 20 элемента И вЂ” низкий логический уровень сигнала, В результате через первый элемент И 19 на суммирующий вход первого двоичного счетчика 21 будут проходить импульсы частоты и. Второй элемент

И 20 из-за наличия низкого логического уровня сигнала на втором собственном входе импульсов частоты со с первого входа на выход не выдает. В результате импульсы на вычитающем входе первсго двоичного счетчика 21 отсутствуют. В исходное состояние, когда на всех выходах первого счетчика 21 низкие логические уровни, первый счетчик 21 устанавливается сигналом "Сброс".

При поступлении импульсов от первого элемента И 19 на информационных выходах первого двоичного счетчика 21 устанавливаются высокие или низкие логические уровни сигнала. Объем (разрядность) счетчика 21 выбирается таким, чтобы двоичный код числа на его выходе равнялся или был больше количества дискрет в шаге фазового датчика. Например, для вращающегося трансформатора типа BTM-1Г число дискрет равно 512 и ри полном обороте вала датчика.

Для датчика типа ДПФ-100Д число дискрет равно 128. Для датчиков типа индуктосин—

2048, Поэтому обьем первого счетчика 21 желательно сразу выбрать равным 2048, Для имитации фазового датчика служит имитатор 23 фазового датчика.

Пример исполнения имитатора 23 представлен на фиг. 19. В момент включения устройства первый конденсатор 87 еще не успевает зарядиться, Следовательно, на выходе седьмого элемента НЕ 88 некоторое время удерживается высокий логический уровень сигнала. Наличие высокого логического уровня сигнала на третьем входе управления имитатора фазового датчика, а следовательно, на входах сброса (P-входах) третьего 90, четвертого 91, пятого 92 двоичных счетчиков, позволяет установить их в исходное состояние, когда на информационных выходах присутствуют низкие логические уровни сигналов. Если объект 6 работает с датчиком типа

ЗО

ДПФ-100Д, с количеством дискрет 128 в шаге фазового датчика при одном полном повороте вала датчика, то шестой коммутатор 100 под действием сигнала "Уп р. 5" должен замкнуть первый информационный вход (конденсатор 94 и третий резистор 95) с информационным выходом, Если проверяемый объект 6 работает с датчиком типа

BTM — 1Г или аналогичным, в которых количество дискрет достигает 512, то шестой коммутатор 100 под действием сигнала

"Упр. 5" должен замкнуть второй информационный вход (третий конденсатор 96 и четвертый резистор 97) с информационным выходом.

Если проверяемое устройство работает с фазовым датчиком типа "Индуктосин", в котором количество дискрет достигает 2048 в шаге фазового датчика (изменения фазы на 360 ), то под действием сигнала "Упр. 5" шестой коммутатор 100 должен соединить свой третий информационный вход (четвертый конденсатор 98 и пятый резистор 99) с информационным выходом при отключенном первом и втором информационных входах оп=fg где N — общий коэффициент деления счетчиков;

fg — частота импульсов с выхода делителя 14 частоты;

fU,„— частота импульсов накачки от одной из последовательностей Uon) Uon4. выдаваемых проверяемым объектом.

Объем счетчиков 90-92 соответствует объему (разрядности) счетчика 21, При расчете частоты fq следует учитывать коэффициент N деления счетчиков

90 — 92 относительно информационного выхода (например, первого выхода пятого двоичного счетчика 92 при работе проверяемого объекта 6 с датчиком ВТМ-1Г или аналогичным, когДа И=512);I, f4on ДлЯ каждого типа датчика определяется его конструктивными параметрами. Под действием импульсов fg на выходе шестого компаратора 100 формируются низкие или высокие логические уровни сигналов. В результате на выходе шестого коммутатора 100 получим импульсы типа "меандр" с частотой, равной частоте опорных импульсов

Ооп1 0 4, Если двоичный код числа с выхода первого двоичного счетчика 21 равен числу ноль, то на информационном выходе шестого коммутатора 100 импульсы будут с нулевым сдвигом па фазе.

После записи двоичного кода числа, отличного от нуля, которое сформировано первым двоичным счетчиком 21 в двоичные

1675852

5

15 и резисторы 95, 97, 99 устраняют постоянную составляющую в логическом сигнале с выходов пятого 91 и шестого 92 двоичных счетчиков.

Параллельно сигналу "ДФ" имитатором

23 фазового датчика формируется сигнал маркера "ДМ". Этот сигнал используется в реальных датчиках, устанавливаемых на станках для выхода подвижных органов станка в исходную позицию. Формируется этот сигнал один раз на полный оборот вала датчика, Для датчика ДПФ вЂ” 100Д длительность такого сигнала соответствует 11 поворота вала датчика. Формирователь 93 маркера фазового датчика позволяет имитировать сигнал маркера для фазовых датчиков (например, датчиков ДПФ вЂ” 100Д, ВТМ вЂ” 1Г, индуктосин). Примером реализации узла, формирующего сигналы маркера, "ДМ", может послужить схема, представленная на фиг, 20, Седьмой коммутатор 104 синхронно с шестым коммутатором 100 подключает один тринадцатый 101, или че.тырнадцатый 102, или пятнадцатый 103 элемент И. Входы тринадцатого элемента И

101 для датчика со 128 дискретами подключены к выходам пятого, шестого и седьмого разрядов первого двоичного счетчика 21. Входы четырнадцатого элемента И 102 для датчика с 512 дискретами подключены к выходам седьмого, восьмого и девятого разрядов первого 21 двоичного счетчика. Входы пятнадцатого элемента И 103 для датчика с 2048 дискретами подключены к выходам девятого, десятого, одиннадцатого разрядов первого двоичного счетчика 21, Чем больше младших разрядов подключено к элементам И 101 — 103, тем уже импульс будет сформирован на выходах этих элементов. По импульсу на выходе седьмого коммутатора 104 четвертый компаратор

40 счетчики 90-92 по импульсу F;, фаза выходных импульсов смещается. Аналогично при записи нового двоичного кода нового числа устанавливается новое значение фазы сигнала "ДФ" на информационномвыходе шестого коммутатора 100. Таким образом, под действием импульсов частотой в с выхода эквивалента привода 13 на выходе имитатора 23 будет изменяться фаза выходного сигнала "ДФ". Используя информацию о перемещении фазы сигнала "ДФ", объект 6 будет определять имитируемую величину перемещения по заданному управляющему напряжению AU. Для этого выход ДФ имитатора 23 вторым коммутатором 25 по сигналу "Упр. 1" подключается к своему одноименному по номеру канала измерения (Д1...Д1ч) объекта 6. Конденсаторы 94, 96, 98 сформирует импульс "ДМ". При низком логическом уровне сигнала на выходе седьмого коммутатора 104 четвертый компаратор

105 на своем выходе устанавливает отрицательный уровень сигнала, При высоком логическом уровне сигнала на выходе седьмого коммутатора 104 четвертый компаратор 105 на своем выходе устанавливает положительный уровень сигнала. Таким образом, сигнал маркера "ДМ" на выходе четвертого компаратора 105 будет двухполярным. Параллельно сигналу "ДФ" через второй коммутатор 25 подаются сигналы

"ДМ" на входы Д1 — ДИ проверяемого устройства числового программного управления. Таким образом, образована полная имитация привода, который, вращая вал двигателя, перемещает о.ьект, а также вращает ось фазового датчика путем генерации импульсов сигнала знака "3H" и сигналов

1ФДФ II Ilgwu It

Если обьект 6 работает только с импульсными датчиками, то опорные импульсы

Ооп) Боя„ для таких датчиков не генерируются. Импульсные датчики вырабатывают две последовательности импульсов типа

"меандр", но сдвинутые относительно друг друга по фазе на 900. Для повышения достоверности пЕредачи импульсных сигналов, параллельно основным двум последовательностям импульсных сигналов, передаются еще две дополнительные. последовательности сигналов, имеющие инверсные значения логических уровней сигналов по отношению к основным. Информация о перемещении от датчика кодирована кодом Грея. Имитатор 22 импульсного датчика позволяет по двоичному коду, принятому от первого двоичного счетчика 21, сформировать две последовательности импульсов и инверсные им значения импульсов, аналогичные выдаваемым в обычных датчиках, а также сигнал маркера, формируемый для выхода устройства в исходное или заданное саста" ие. Примером исполнения такого имитатора 22 импульсного датчика может послужить схема, приведенная на фиг. 21. От первого двоичного счетчика 21 с выходов первого и второго разрядов поступают изменяющиеся по времени логические уровни сигналов, формируемые импульсами частоты со с выхода эквивалента привода 13. Третий элемент ИСКЛЮЧАЮШЕЕ ИЛИ 106 при различных логических уровнях сигналов первого и второго оазрядов на выходе первого двоичного счетчика 21 на своем выходе устанавливает высокий логический уровень сигнала.

1675852

Если на выходах первого и второго разрядов первого двоичного счетчика 21 одновременно высокие или низкие логические уровни сигналов, то третий элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 106 устанавливает на своем выходе сигнал низкого логического уровня (фиг. 22). В результате периодического изменения сигналов