Устройство для ввода информации

Устройство для ввода информации

Иллюстрации

Показать все

Реферат

 

Изобретение относится к автоматике и вычислительной технике. Целью изобретения является повышение надежности устройства за счет сохранения его работоспособности при постоянно замкнутых неисправных коммутационных элементах . Введение в устройство блока 9 памяти позволяет осуществить по второму выходу блока 7 задержки через время задержки 10...20 с, определяемое как время распознавания неисправного коммутационного элемента , запись в блок 9 памяти информации о неисправных коммутационных элементах. Введение блока 10 управления позволяет сравнивать сигналы с выходов мультиплексора 2 и блока 9 памяти, а в зависимости от них давать либо сигнал на запись информации в блок 9 памяти, либо продолжать опрос коммутационных элементов. Если есть замыкание коммутационного элемента в данный момент, а на выходе блока 9 памяти имеется сигнал, свидетельствующий о том, что данный коммутационный элемент исправен , то на втором выходе блока 10 управления появляется сигнал, блокирующий прохождение тактовой частоты через элемент И 6, т.е. происходит фиксация кода нажатого коммутационного элемента. 1 табл., 1 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (я)л G 06 F 3/02

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4704705/24 (22) 14.06.89 (46) 07.09.91. Бюл. ¹33 (71) Всесоюзный научно-исследовательский и проектно-конструкторский институт средств автоматизации на железнодорожном транспорте (72) А.В.Федосов, И.А.Серов, В,И.Морозов и

В.А.Плетюхин (53) 681.327.11 (088.8) (56) Авторское свидетельство СССР

N 1087977, кл. G 06 F 3/02, 1983, Яблонский Ф.M., Троицкий Ю.В. Средства отображения информации. — M.: Высшая школа, 1985, с. 78 — 80, рис. 3.28. . (54) УСТРОЙСТВО ДЛЯ ВВОДА ИНФОРМАЦИИ (57) Изобретение относится к автоматике и вычислительной технике. Целью изобретения является повышение надежности устройства за счет сохранения его работоспособности при постоянно замкнутых неисправных коммутационных элемен„„5U„„1675874 А1 тах. Введение в устройство блока 9 памяти позволяет осуществить по второму выходу блока 7 задержки через время задержки

10...20 с, определяемое как время распознавания неисправного коммутационного элемента, запись в блок 9 памяти информации о неисправных коммутационных элементах.

Введение блока 10 управления, позволяет сравнивать сигналы с выходов мультиплексора 2 и блока 9 памяти, а в зависимости от них давать либо сигнал на запись информации в блок 9 памяти, либо продолжать опрос коммутационных элементов. Если есть замыкание коммутационного элемента в данный момент, а на выходе блока. 9 памяти имеется сигнал, свидетельствующий о том, что данный коммутационный элемент исправен, то на втором выходе блока 10 управления появляется сигнал, блокирующий прохождение тактовой частоты через элемент И 6, т.е. происходит фиксация кода Я нажатого коммутационного элемента. 1 табл., 1 ил.

Изобретение относится к автоматике и вычислительной технике и может быть использовано для ввода информации, Целью изобретения является повышение надежности устройства, На чертеже представлена схема устройства.

Устройство для ввода информации содержит матрицу коммутационных элементов 1, мультиплексор 2, счетчик, состоящий из первого 3 и второго 4 счетчиков, дешифратор 5, элемент И 6, блок 7 задержки, элемент ИЛИ 8, блок 9 памяти, блок 10 управления, группу элементов И 11.

В качестве блока 7 задержки могут быть использованы счетчики, вход сброса которых соединен с выходом мультиплексора 2, а счетные входы — с тактовым входом устройства. При этом один из счетчиков выполняет функции задержки сигнала на время большее, чем время "дребезга" контактов коммутационных элементов (первый выход блока 7), а другой осуществляет проверку и сп ра в ности ком мута цион ного элемента, когда сигнал с выхода переполнения этого счетчика (второй выход блока 7) появляется через 10- 20 с после нажатия коммутационного элемента. B качестве элементов блока

7 могут использоваться таймеры на основе времязадающих RC-цепей и компараторов, Блок 10 управления является логическим элементом, схема которого описывается таблицей истинности.

Устройство для ввода информации работает следующим образом.

В исходном состоянии все коммутационные элементы 1 отключены, сигнал, поступающий.с выхода мультиплексора 2, является исходным состоянием для блоков задержки 7 и управления 10, при этом на выходах блока 10 управления существуют сигналы, при которых блок 9 памяти находится в режиме считывания, а тактовые сигналы проходят через элемент И 6 на счетный вход первого счетчика 3.

С первого выхода блока 7 задержки в исходном состоянии на первые входы элементов И первой группы подается сигнал запрета на вывод информации, Так как в указанном состоянии все коммутационные элементы 1 отключены, ни на один из информационных входов мультиплексора 2 не поступает сигнал с какого-либо выхода дешифратора 5, и счетчики 3 и 4 последовательно меняют свое состояние по сигналам, поступающим на их счетные входы.

При включении коммутационного элемента " в одной из групп во время совпаде15

55 ния состояния второго счетчика 4 с кодом группы, в которой находится включенный элемент, сигнал с соответствующего выхода дешифратора 5 через указанный коммутационный элемент поступает на соответствующий информационный вход мультиплексора 2. При совпадении состояния счетчика 3 с кодом коммутационного элемента соответствующей группы на выходе мультиплексора 2 возникает сигнал, который подает сигнал на информационный вход блока 9 памяти и первый вход блока 10 управления, а также разрешает начало работы блока 7 задержки.

По. истечении времени большем, чем время "дребезга" контактов коммутационного элемента, на первом выходе блока 7 задержки возникает управляющий сигнал, разрешающий переключение на выходные шины элементов И 11 группы сформированного кода включенного коммутационного элемента соответствующей группы.

При включении любого коммутационного элемента по второму выходу блока 10 управления блокируется прохождение тактовой частоты через элемент И 6 и в силу этого одновременное срабатывание нескольких коммутационных элементов не приводит к искажению выходного кода устройства. При этом, если замкнутый коммутационный элемент является неисправным. по истечении времени определения неисправного замкнутого коммутационного элемента (10 — 20 с) на втором выходе блока 7 задержки появляется кратковременный сигнал, который, проходя через элемент ИЛИ

8, является сигналом записи в блок 9 памяти информации и неисправности данного коммутационного элемента.

После этого на второй вход блока 10 управления с блока 9 памяти поступает сигнал, свидетельствующий о том, что данный коммутационный элемент (элемент, на котором произошел останов устройства) неисправен, а на втором выходе блока 10 управления под действием сигналов с выхода мультиплексора 2 о том, что коммутационный элемент замкнут, и с выхода блока 9 памяти, что коммутационный элемент неисправен, появляется сигнал, разрешающий прохождение тактовой частоты через элемент И 6 на тактовый вход счетчика 3, При этом счетчики 3 и 4 последовательно меняют свои состояния по сигналам, поступающим на их счетные входы, замыкания неисправных коммутационных элементов, зафиксированные вблоке 9 памяти,,исключаются для вывода из устройства, а фиксация и вывод устройства информации при

1675874

Составитель И. Карнова

Техред М.Моргентал Корректор Э Лончакова

Редактор .И. Шулла

Заказ 3003 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5

Производственно-издательский комбинат "Патент", r. Ужгород, ул.Гагарина, 101 нажатии исправного коммутационного элемента аналогична указанному.

Если работоспособность неисправного коммутационного элемента восстановлена в процессе работы устройства, т.е. устранено ложное замыкание коммутационного элемента, то при опросе данного коммутационного элемента на выходе мультиплексора 2 сигнала замыкания коммутационного ! элемента нет, на выходе блока памяти 9— сигнал, свидетельствующий о том, что данный коммутационный элемент неисправен, а на первом выходе блока 10 управления. появляется сигнал записи, и через элемент

ИЛИ 8 в блоке 9 памяти записывается информация, свидетельствующая о нормальном состоянии данного коммутационного элемента. После этого на втором выходе блока 10 управления появляется сигнал, разрешающий прохождение тактовой частоты на счетный вход счетчиков.

: Применение предлагаемого устройства позволяет повысить надежность работы устройства в целом и уменьшает перерывы в работе устройств автоматики и оперативнотехнической связи, что особенно важно для аппаратуры связи на железнодорожном транспорте.

Формула изобретения

Устройство для ввода информации, содержащее матрицу коммутационных элементов, элемент И, дешифратор, мультиплексор, группу элементов И, блок задержки, счетчик, выходы первой группы которого соединены с адресными входами мультиплексора, выходы второй группы счетчика соединены с входами дешифратора, выходы которого соединены с входами

5 матрицы коммутационных элементов, выходы которой соединены с информационными входами мультиплексора, выход которого соединен с информационным входом блока задержки, первый вход которого соединен с

10 первыми входами элементов И группы, выходы которых являются выходами устройства, выходы первой и второй групп счетчика соединены с вторыми входами элементов И группы, первой вход элемента И является

15 тактовым входом устройства, выход элемента И является счетным входом счетчика, о тл и ч а ю щ е е с я тем, что, с целью повышения надежности устройства, в него введены элемент ИЛИ, блок памяти, блок управле20 ния, первый выход которого соединен с первым входом элемента ИЛИ, а второй выход — с вторым входом элемента И, второй выход блока задержки соединен с вторым вхо дом элемента ИЛИ, выход которого

25 соединен с входом записи-чтения блока памяти, выход которого соединен с управляющим входом блока управления, информационный вход которого соединен с информационным входом блока памяти и

30. выходом мультиплексора, выходы первой и второй групп счетчика соединены с адресными входами блока памяти, тактовый вход блока задержки объединен с первым входом элемента И.