Устройство для измерения отношения частот последовательностей импульсов

Устройство для измерения отношения частот последовательностей импульсов

Иллюстрации

Показать все

Реферат

 

Изобретение относится к импульсной технике и может использоваться для следящего измерения отношения частот двух импульсных последовательностей. Целью изобретения является повышение точности измерений. Устройство для измерения отношения частот последовательностей импульсов содержит входные шины 1 и 2, реверсивный счетчик 3, кодоуправляемый делитель 4 частоты, элементы ИЛИ 5 и 6, пороговый блок 7. Введение узла 8 управления, регистра 9 памяти и элементов И 10,11 позволяет повысить точность измерений при изменении входных частот за счет уменьшения времени установления результата при переходном процессе. 4 ил. fC « (Л с Os VI 2 О GO

союз соВетских

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (51)5 G 01 R 23/00

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ г (21) 4714422/21 (22) 03.07.89 (46) 23,09.91; Бюл. М 35 (71) Опытно-конструкторское бюро специального приборостроения, автоматизации и механизации "Минерал" (72) Е.Н.Титаев, А.С.Прокопенко, Н.Н.Головкина и К.А.Тищенко (53) 621.317 (088.8) (56) Авторское свидетельство СССР

Q 1580273, кл, G 01 R 23/00, 1990. (54) УСТРОЙСТВО ДЛЯ ИЗМЕРЕНИЯ ОТНОШЕНИЯ ЧАСТОТ ПОСЛЕДОВАТЕЛЬНОСТЕЙ ИМПУЛЬСОВ.. Ж 1679403 А1 (57) Изобретение относится к импульсной технике и может использоваться для следящего измерения отношения частот двух импульсных последовательностей. Целью изобретения является повышение точности измерений, Устройство для измерения отношения частот последовательностей импульсов содержит входные шины 1 и 2, реверсивный счетчик 3, кодоуправляемый делитель 4 частоты, элементы ИЛИ 5 и 6, пороговый блок 7. Введение узла 8 управления, регистра 9 памяти и элементов И 10, 11 позволяет повысить точность измерений при изме-, нении входных частот за счет уменьшения времени установления результата при переходном процессе, 4 ил..

1679403

10

30

50 но на первый и второй входы порогового блока 7,.

Пороговый блок 7 может быть выполнен в виде (фиг, 2) двух счетчиков 12 и 13 с коэффициентами деления Ко1 и Koz соответ55. Изобретение относится к импульсной технике и может использоваться для следящего измерения отношения частот последовательностей импульсов, Цель изобретения — повышение точности измерений.

На фиг. 1 представлена структурная схема устройства; на фиг. 2 и 3 — структурные схемы входящих блоков; на фиг. 4— временные диаграммы, поясняющие работы блоков.

Устройство для измерения отношения частот последовательностей импульсов содержит входные шины 1 и 2, реверсивный счетчик 3, кодоуправляемый делитель 4 частоты, элементы ИЛИ 5 и 6, пороговый блок

7, узел 8 управления, регистр 9 и элементы

И 10и11.

Счетный вход кодоуправляемого делителя 4 соединен с входной шиной 1, информационные входы объединены с информационными выходом реверсивного счетчика 3 и входом регистра 9 памяти, выход которого является выходом устройства, Первый и второй входы порогового блока 7 подключены к выходам элементов И 10 и

11, а первый и второй выходы — к входам элемента ИЛИ 5, выход которого соединен с первым входом узла 8 управления, Входная шина 2 объединена с первым входом элемента И 11, вторым входом узла 8 управления и вычитающим входом реверсивного счетчика 3, выходы прямого и обратного переноса которого подключены соответственно к его входу синхрониза- 3 ции записи и второму входу элемента ИЛИ

6. Первый выход узла 8 управления через элемент ИЛИ 6 соединен с входом установки в "0" реверсивного счетчика 3, суммирующий вход которого объединен с выходом кодоуправляемого делителя 4 частоты и первым входом элементов И 10. Второй выход узла 8 управления объединен с вторы- . ми входами элементов И 10 и 11, входом синхронизации регистра 9 памяти и вхо- 4, дом установки в "0" кодоуправляемого делителя 4 частоты.

Устройство для измерения отношения частот последовательностей импульсов работает следующим образом.

Последовательность импульсов с частотой f> через (фиг. 1) входную шину 1 поступает на счетный вход кодоуправляемого делителя 4 частоты, а последовательность импульсов с частотой fz через входную шину

2 поступает на вычитающий вход реверсивного счетчика 3, первый вход элемента И 11 и второй вход узла 8 управления.

Выходной код К формируется на информационных выходах реверсивного счетчика 3 и поступает на регистр 9 памяти, выход которого является выходом устройства, и одновременно — на информационные входы кодоуправляемого делителя 4 частоты.

Так как на счетный вход кодоуправляемого делителя 4 частоты поступают импульсы с частотой f<, то на выходе кодоуправляемого делителя 4 частоты формируется последовательность импульсов с частотой f11, равной

f11 = —, f1

К (1)

В установившемся режиме измерения, т.е. в режиме, при котором средние значения частот fi u fz остаются неизменными, выходной код К также остается постоянным, при этом число К определяет отноше= ние

К= —, (2)

fz откуда следует, что в установившемся режиме 1т= г, (3)

С выхода кодоуправляемого делителя 4 частоты импульсы поступают на первый вход элемента И 10 и суммирующий вход реверсивного счетчика 3. Следовательно, на суммирующий вход реверсивного счетчика 3 поступают импульсы с частотой fi1, а на вычитающий вход — импульсы с частотой fz, и так как в установившемся режиме выполняется равенство (3), то выходной код К реверсивного счетчика 3 остается неизменным, а следовательно, неизменным остается код и на выходе устройства, В установившемся режиме измерения на первом выходе узла 8 управления установлен логический "0", а на втором выходе — логическая "1". Эта логическая

"1" поступает на вход установки в "0" кодоуправляемого делителя 4 частоты, обеспечивая работу указанного делителя в режиме деления частоты, и на вход синхронизации записи регистра 9 памяти, обеспечивая прохождение кода с информационных выходов реверсивного счетчика 3 на выход устройства, а также на вторые входы элементов И 10 и 11, обеспечивая прохождение частот fi > и fz соответственственно, причем первый вход порогового блока 7 соединен с входом установки s."0" счетчика 12 и со счетным входом счетчика

13, второй вход порогового блока 7 соединен с входом установки в "0" счетчика 13 и

1679403

f1 )

) тг (4) 20

Ь )

К02 К (5) (+ 8 f 1)< K KO1. f2, (- Л01)<(К/Ког) fz, (+ Af2)((K02/K) т1 (- Л Й)(И1/(K KP 1) (6) (7) (8) (9) со счетным входом счетчика 12, а первый и второй выходы порогового блока 7 соединены с выходами соответственно счетчиков 12 и 13. Импульсы на выходах счетчиков 12 и 13 появляются в том случае, когда количество импульсов, поступающих на их счетные входы, будет больше величины f1/(К К01) для счетчика 12 и больше величины МК02 для счетчика 13, при этом на их входах установки в" 0" сигналы установки указанных счетчиков в "0" должны отсутствовать, Таким образом, импульсы на выходе счетчика 12 и, следовательно, на первом выходе порогового блока 7 появятся при условии а импульсы на выходе счетчика 13 и, следовательно, на втором выходе порогового блока 7 появятся при условии

В установившемся режиме измерения справедливо равенство (3) и, следовательно, условия (4) и (5) не выполняются, т.е. импульсы на выходах порогового блока 7 отсутствуют.

При изменении среднего значения частот f1 и fz или среднего значения одной из них, т.е. при работе устройства в переходном режиме, равенство (3) нарушается.

При этом возможны два варианта. B первом случае изменения значений частот f1 и fz или одной из них таковы, что на выходах порогового блока 7 импульсы не появляются, т.е, неравенства (4) и (5) не выполняются. Это будет при незначительном изменении частот f1 и f2 или Одной из них, а именно:

А так как.равенство (3) нарушено, то каждый

1 f1Л 1 импульс высокой частоты f1 = или

К Л fz, нескомпенсированный ! импульсом низкой частоты, поступает на соответствующий суммирующий или вычитающий вход реверсивного счетчика 3 и изменяет код на информационных выходах последнего, на выходе устройства и на информационных входах кодоуправляемого делителя 4 частоты. Изменение кода на информационных выходах кодоуправляемого делителя 4 частоты приводит к изменению частоты f11va выходе кодоуп равл яемого делителя 4 частоты таким образом, чтобы разбаланс между частотами 111и fz на счетных выходах реверсивного счетчика 3 уменьшился. Этот процесс повторяется до тех пор, пока не будет справедливым равенство

10 (3), после чего наступает установившийся режим измерения.

Во втором случае изменения частот f1 и

f2 или одной из них таковы, что пороговый блок-7 срабатывает, т.е. выполняются неравенства (4) и (5). Это имеет место при значительных изменениях частот f1 и fz или ОдНОй из них, а именно: (+ + т1) К К01 тг (10) (1)>(К/К02) 12 (11) (+ ЛЙ)>(ког/K) f1. (12) (- Л г) И1/(К К01). (13) B этом случае на выходе одного из счетчи25 ков 12 и 13 и, следовательно, на одном из выходов порогового блока 7 появляется импульс, который через элемент ИЛИ 5 поступает на первый вход узла 8 управления, 30 Узел 8 управления (фиг. 3) работает следующим образом. В исходном состоянии равновесия на первом выходе узла 8 управления установлен логический "0", а на втором выходе — логическая "1". При

35 поступлении импульса с выхода элемента

ИЛИ 5 на первый вход узла 8 управления, на первом его выходе появляется уровень логической "1", поступающий через первый вход элемента ИЛИ 6 на вход

40 установки в "0" реверсивного счетчика 3.

Одновременно на втором выходе узла 8 управления устанавливается уровень логического "0", в результате чего запрещается запись информации в регистр 9 памяти, бло45 кируется прохождение импульсов через первые входы элементов И 10 и 11, а кодоуправляемый делитель 4 частоты устанавливается в состояние, при котором деление частоты не производится, и на его выходе

t появляются импульсы с такой же частотой 11, ) с какой они поступают на его вход. Импульсы с частотой f1 поступают на суммирующий вход реверсивного счетчика 3, но так как на входе установки в "0" реверсивного

55 счетчика 3 присутствует управляющий сигнал, то запись информации в реверсивном счетчике 3 не производится.

При появлении первого импульса частоты fz на втором входе узла 8 управления

1679403

К= f1 Т2 = т1 /f2 (14) где f1, fz — измененные значения частот f<

/ / г / и fz. Этот же код К устанавливается и на выходе устройства.

Таким образом, при изменении частоты

f> и fz или одной из них, время переходного процесса весьма мало по сравнению со временем. переходного процесса в известном устройстве (фиг. 4) и, следовательно, достигается повышение точности. уровень сигнала на его втором выходе остается без изменения, а на первом выходе узла 8 управления устанавливается уровень логического "0", разрешающий работу реверсивного счетчика 3 в режиме счета, При этом на суммирующий вход реверсивного счетчика 3 поступают импульсы с частотой fI с выхода кодоуправляемого делителя 4 частоты. Накопление импульсов в реверсивном счетчике 3 происходит до момента поступления второго импуль-! са частоты fz на второй вход узла 8 управления.. При поступлении второго б импульса частоты fz на второй вход узла управления 8 уровень сигнала на первом выходе узла 8 управления остается без изменения, а на втором его выходе устанавливается уровень логической "1", обеспечивающий работу кодоуправляемого делителя 4 частоты в режиме деления частоты, разрешающий прохождение импульсов через первые входы элементов И 10 и 11 на входы порогового блока 7 и запись информации в регистр 9 памяти с выходов реверсивного счетчика 3. Количество импульсов, зафиксированных в реверсивном счетчике 3 за период Tz, определяется формулой

Формула изобретения

Устройство для измерения отношения частот последовательностей импульсов, содержащее две входные шины, реверсивный

5 счетчик, два элемента ИЛИ, кодоуправляемый делитель частоты, счетный вход которого соединен с первой входной шиной, а информационные входы соединены с информационными выходами реверсивного

10 счетчика, а также пороговый блок, первый выход которого подключен к первому входу первого элемента ИЛИ, при этом выход прямого переноса реверсивного счетчика соединен с его входом синхронизации записи, 15 о т л и ч а ю щ е е с я тем, что, с целью повышения точности, в него введены узел управления, регистр памяти и два элемента.

И, выходы которых подключены к первому и второму входам порогового блока, причем

20 первый вход первого элемента И объединен с суммирующим входом реверсивного счетчика и выходом кодоуправляемого делителя частоты, вход установки в "0" которого объединен с входом синхронизации записи ре25 гистра памяти, вторым выходом узла управления и вторыми входами первого и второго элементов И, второй выход порогового блока соединен с вторым входом первого элемента ИЛИ, выход которого

30 подключен к первому входу узла управления, вторая входная шина объединена с вычитающим входом реверсивного счетчика, первым входом второго элемента И и вторым входомузла управления, первый выход

35 которого через второй элемент ИЛИ соединен с входом установки в ".0" реверсивного счетчика, выход обратного переноса реверсивного счетчика соединен с вторым входом второго элемента ИЛИ, а информационные

40 выходы подключены к информационным входам регистра памяти, выход которого является выходом устройства.

1679403

К2

Фм4

Составитель Н. Федоров

Редактор Н. Тупица Техред М.Моргентал . Корректор1Н. Король

Заказ 3211 Тираж, Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, уп.Гагарина, 101