Устройство для контроля воспроизводимых кодов аналоговых сигналов

Устройство для контроля воспроизводимых кодов аналоговых сигналов

Иллюстрации

Показать все

Реферат

 

Изобретение относится к накоплению информации и может применяться для контроля результатов записи кодов аналоговых сигналов. Цель изобретения - повышение точности результатов контроля записи кодов аналоговых сигналов. С этой целью в устройство дополнительно введены многоступенчатый делитель 17 частоты,реверсивный счетчик 14, декодер 15, включенные совместно с цифровым компаратором 2, сумматором 3 по модулю два, регистрами и дешифраторами между входной шиной 12 управляющего сигнала и блоком 10 отображения аналоговых сигналов. 1 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛ ИСТИЧ Е СКИХ

РЕСПУБЛИК

ГОСУДАРСТВЕННЫИ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

Ill

;(. у - . 1л

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

i g

1 (21) 4775578/10 (22) 29.12.89 (46) 23.09.91. Бюл, hL 35 (71) Центральный научно-исследовательский институт связи (72) В.Е.Иванов и А,Н.Кошелев (53) 681.84.001.2 (088.8) (56) Авторское свидетельство СССР

N. 1520599, кл, G 11 С 29/00, 1988.

Авторское свидетельство СССР

N. 1495854, кл. G 11 С 29/00, 1987. (54) УСТРОЙСТВО-ДЛЯ КОНТРОЛЯ ВОСПРОИЗВОДИМЫХ КОДОВ АНАЛОГОВЫХ

СИГНАЛОВ

„„SU „„1679558 А1

1679558

Изобретение относится к накоплению информации, а именно к устройствам для контроля воспроизводимых кодов аналоговых сигналов.

Целью изобретения является повышение точности контроля результатов записи кодов аналоговых сигналов .

На чертеже изображен один из возможных вариантов предложенного устройства для контроля воспроизводимых кодов аналоговых сигналов.

Устройство содержит первый регистр 1, подсоединенный информационным входом к информационному выходу формирователя

2 воспроизводимых кодов аналоговых сиг-. налов, дешифратор 3, соединенный выходами с входами индикаторов 4, цифровой компаратора 5, элемент И-НЕ 6, сумматор 7 по модулю двэ и входную шину 8 управляющих импульсов.

Устройство содержит также многоступенчатый делитель 9 частоты, подсоединенный тактовым и фазовращающим входами соответственно к тактовому и фазирующему выходам формирователя 2 воспроизводимых кодов аналоговых сигналов, реверсивный счетчик 10, соединенный тактовым входом с входной шиной 8 управляющих импульсов и подключенный выходами двоичного кода и выходами десятичного кода соответственно к первой группе входов цифрового компаратора 5 и к входам дешифратора 3, второй 11 и третий 12 регистры, фазавращатель 13, декодер 14, блок 15 отображения аналоговых сигналов и элемент НЕ 16. Второй регистр 11 подсоединен информационным входом к выходу цифрового компаратора 5 и подключен выходом к первому входу элемента И-НЕ 6. Элемент

И-HE 6 соединен выходом с первым входом сумматора 7 по модулю два, выход которого подключен к тактовому входу первого регистра 1. Третий регистр 12 соединен информационным входом с выходом первого регистра 1.

Выходы многоступенчатого делителя 9 частоты подключены к второй группе входов цифрового компаратора 5, к информационным входам фазовращателя 13, к тактовому входу второго регистра 11, к второму входу элемента И-HE 6 и к тактовому входу декодера 14, соединенного выходом с входом блока 15 отображения аналоговых сигналов и подсоединенного информационным вхо. дом к выходу третьего регистра 12. При этом тактовый вход третьего регистра 12 соединен через элемент НЕ 16 с выходом фазовращателя 13, подключенный к второму входу сумматора 7 по модулю два, а управ- ляющий вход фазавращателя подсоединен

10 гих сигналов. При этом воспроизведение каждого кода аналогового сигнала осущест15 вляется из одного из блоков статической

20 кроме того, сигнал тактовой частоты и фазирующий сигнал, подаваемые на многасту25 11, на элемент И-HE 6 и на декодер 14.

На цифровой кампаратор 5 с многоступенчатого делителя 9 частоты поступают стопалажение искомого сигнала. На цифра30 вой компаратор 5 поступает также код

55 к управляющему выходу реверсивного счетчика 10, Устройство работает следующим образом.

Формирователь 2 воспроизводимых кодов аналоговых сигналов производит васпраизведение и обработку кодов телефонных сигналов, например тонального сигнала вызова, сигнала "Занято при перегрузке", указательного сигнала, сигнала "Ответ станции", сигнала "Занято", сигнала "Контроль посылки вызова", сигнала "Тест" и друпамяти, расположенных в формирователе 2 воспроизводимых кодов аналоговых сигналов, Формирователь 2 воспроизводимых кодов аналоговых сигналов вырабатывает, пенчатый делитель 9 частоты, который воздействует на фазовращатель 13, на цифровой кампаратор 5, на второй регистр сигналы тактовой сетки, определяющие медвоичного числа с реверсивного счетчика

10, запускаемого сигналом выбора канала, поступающим па входной шине 8 управляющих импульсов в виде импульсов, имеющих частоту следования 1 Гц. Результат счета с реверсивного счетчика 10 поступает; кроме тога, на дешифратор 3, производящий преобразование двоичного кода в семисегментный код, обеспечивающий отображение на индикаторах 4.

Когда по входной шине 8 управляющих импульсов поступает импульс, порядковый номер которого равен номеру канала, сигнал с управляющего выхода реверсивного счетчика 10 подается на фазовращэтель 13.

При этом фазовращатель 13 меняет фазу сигнала тактовой частоты, поступающего с многоступенчатого делителя 9 частоты.

Цифровой компаратор 5 обеспечивает сравнение двух чисел, поступающих в двоичном коде с реверсивного счетчика 10 и с многоступенчатого делителя 9 частоты. При совпадении этих чисел цифровой кампаратор 5 вырабатывает импульс, определяющий цикл и длительность одного канала в цифровом потоке. Импульс с цифрового компаратора 5 поступает на второй регистр

11; который выбирает позицию искомого канала. Сигнал с выхода второго регистра 11 поступает на элемент И-НЕ 6, прапускэю1679558

Составитель Н.Макаренко

Техред М.Моргентал

Корректор М.МаксимишиРедактор Г.Гербер

Заказ 3218 Тираж 321 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб„4/5

Производственно-издательский комбинат "Патент", r. Ужгород, ул.Гагарина, 101 щий сигнал тактовой частоты с многоступенчатого делителя 9 частоты на сумматор

7 по модулю два, через который он проходит на тактовый вход первого регистра 1. На тактовый вход первого регистра 1 через сумматор 7 по модулю два проходят также импульсы с фазовращателя 13. На информационный вход первого регистра 1 поступает, кроме того, групповой сигнал с формирователя 9 воспроизводимых кодов аналоговых сигналов. представляющий собой цифровой поток, следующий со скоростью передачи 1024 кбит/с.

С выхода первого регистра 1 информация поступает на третий регистр 12, где считывается в соответствии с передним фронтом тактового импульса, поступающего через элемент HE 16. С третьего регистра

12 информация выбранного канала поступает на декодер.14, в котором преобразуется из цифровой формы в аналоговый сигнал, C контролируемый блоком 15 отображения аналоговых сигналов, Формула изобретения

Устройство для контроля воспроизводимых кодов аналоговых сигналов. содержащее первый регистр, подсоединенный информационным входом к информационному выходу формирователя воспроизводимых кодов аналоговых сигналов, дешифратор, соединенный выходами с входами индикаторов, цифровой компаратор, элемент И-НЕ, сумматор по модулю два и входную шину управляющих импульсов, о т. л и ч а ю щ е е с я тем, что, с целью ускорения процесса контроля воспроизводимых кодов аналоговых сигналов при одновременном повышении его достоверности, в устройст5

35 во введены многоступенчатый делитель частоты, подсоединенный тактовым и фазирующим входами соответственно к тактовому и фазирующему выходам формирователя воспроизводимых кодов аналоговых сигналов, реверсивный счетчик, соединенный тактовым входом с вхсдной шиной управляющих импульсов и подключенный выходами двоичного кода и выходами десятичного кода соответственно к первой группе входов цифрового компараторэ и к входам дешифратора, второй регистр, подсоединенный информационным входом к выходу цифрового компаратора и подключенный выходом к первому входу элемента И-НЕ, соединенного выходом.с первым входом сумматора по модулю два, выход которого подключен к тактовому входу первого регистра, третий регистр, соединенный информационным входом с выходом первого регистра, фазоврэщатель. декодер, блок отображения аналоговых сигналов и элемент НЕ, причем выходы многоступенчатого делителя частоты подключены к второй группе входов цифрового компаратора, к информационному входу фэзоврэщателя, к тактовому входу второго регистра, к второму входу элемента

И-НЕ и к тактовому входу декодера, соединенного выходом с входом блока отображения аналоговых сигналов и подсоединенного информационным входом к выходу третьего регистра, тактовый вход третьего регистра соединен через элемент

НЕ с выходом фээовращателя, подключенным к второму входу сумматора по модулю два, а управляющий вход фазовращателя подсоединен к управляющему выходу реверсивного счетчика.