Устройство для деления

Устройство для деления

Иллюстрации

Показать все

Реферат

 

Изобретение относится к вычислительной технике и может быть использовано в универсальных и специализированных ЭВМ для построения устройств для деления чисел. Целью изобретения является повышение быстродействия. Устройство содержит группу вычислительных узлов 1-i-1m группу узлов 2 формирования функций генерации и транзита переноса и введен ную группу узлов формирования переноса из старшего разряда. 6 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

А

7л

77,, гггг

Ez бг,. " 7iz

7г

7mz

1Ъ (21) 4659113/24 (22) 06.03.89 (46) 07.10,91. Бюл. ¹ 37 (72) А, А. Жалковский, А. А. Шостак и Л. Q.

Шпаков (53) 681.325(088.8) (56) Карцев М. А., Брик В. А. Вычислительные системы и синхронная арифметика. M.:

Радио и связь, 1981, с. 238, рис. 5.4,1.

Авторское свидетельство СССР № 1594527, кл. G 06 F 7/52, 1988;

„„SU ÄÄ 1683009 А 1 (54) УСТРОЙСТВО ДЛЯ ДЕЛЕНИЯ (57) Изобретение относится к вычислительной технике и может быть использовано в универсальных и специализированных

Э В М для построения устройств для деления чисел. Целью изобретения является повышение быстродействия. Устройство содержит группу вычислительных узлов 1 -1п1 группу узлов 2 q — 2m формирования функций генерации и транзита переноса и введен ную группу узлов 31 Зщ формирования пере оса из старшего разряда. 6 ил, 1683009

30

Изобретение относится к вычислительной технике и может быть применено в быстродействующих арифметических устройствах для выполнения операции деления чисел.

Цель изобретения — повышение быстродействия устройства.

На фиг. 1 приведена обобщенная структурная схема устройства; на фиг. 2 — структурная схема .одного из вариантов реализации устройства (в нем 8 разрядов делимого делится на 4 разряда делителя и образуется 5 разрядов частного); на фиг. 3— функциональная схема вычислительной ячейки вычислительного узла; на фиг. 4— функциональная схема знаковой ячейки вычислительного узла; на фиг. 5 — функциональная схема ячейки узла формирования функций генерации и транзита переноса; на фиг. 6 — функциональная схема узла формирования переноса иэ старшего разряда вычислительного узла.

Устройство для деления содержит (фиг.

1) вычислительные узлы 1 ) — 1m, узлы 21 — 2m формирования функций генерации и транзита переноса, узлы 3 — 3 и формирования переноса иэ старшего разряда вычислительного узла, вход 4 делителя устройства, первый 5 и второй 6 входы делимого устройсТВВ входы 51 — 5m и 61 — бп разрядов первого и второго входов делимого устройства соответственно, выход 7 частного устройства, выход 7 разрядов 71-7п1 первый 8 и второй

9 выходы остатки устройства, вход 10 логической "1" устройства, выходы сумм 11>

11п и переносов 121 12m вычислительных узлов 1 l — 1п соответственно, выходы 13113П1 первой группы узлов 2 (— 2п1 соответственно, выходы 14> — 14П второй группы узлов

2 1 — 2П соответственно, выходы 15 — 15п младших разрядов первой группы и BblxOp,û

161 — Iám младших разрядов второй группы узлов 2>-2m соответственно. Одна из возможных реализаций устройства изображена на фиг, 2. В ней вычислительные узлы

11 — 1п построены в виде совокупности знаковых ячеек 17 и вычислительных ячеек 18, узлы 21 — 2 формирования функций генерации и транзита переноса — в виде совокупности ячеек 19, а узлы 31 — 3m формирования переносов иэ старшего разряда — в виде ячеек 20, Вычислительная ячейка 18 содержит (фиг. 3) элементы ИСКЛЮЧАЮЩЕЕ ИЛИ 21 и 22 элемент НЕ 23, элементы И 24 и 25, элементы WIN 26, вход 27 (он же является выходом ячейки) разряда делителя, входы

28 и 29 разрядов функций генерации и транзита переноса соответственно, управляющий вход 30 {на этот вход подается значение соответствующего разряда частного), который является и выходом 31 ячейки l8, выходы суммы 32 и переноса ЗЗ ячейки 18, выход

34 ячейки, Знаковая ячейка 17 содержит (фиг. 4) элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 35, элемент

Н Е 36, элементы И 37 и 38. элемент ИЛИ 39, входы функций 40 генерации и функции 41 транзита переноса, управляющий вход 42

{на этот вход подается значение соответствующего разряда частного или для первого ряда, уровень логической "1"), который является и выходом 43 ячейки 17, выходы суммы 44 и переноса 45 ячейки 17.

Ячейка 19 узла формирования функций генерации и транзита переноса содержит (фиг. 5) элемент И 46, элемент ИЛИ 47, входы суммы 48 и переноса 49 и выходы функции 50 генерации и функции 51 транзита переноса ячейки 19.

Ячейка 20 (узла формирования переноса из старшего разряда) содержит (фиг. 6) пять элементов И 52-56, элемент ИЛИ 57, входы 58 — 63 разрядов функций генерации переноса и входы 64 — 68 разрядов функций транзита переноса, выход 69 переноса из старшего разряда вычислительного узла, Рассмотрим функциональное назначение и реализацию основных узлов и блоков устройства для деления, Каждый из узлов 11 — 1m предназначен для вычисления в соответствии с алгоритмом деления без восстановления остатков соответствующего остатка B виде двух чисел: первого числа, составленного из поразрядных сумм, и второго числа, составленного из поразрядных переносов (сумма этих двух чисел равна остатку), Входной информацией для каждого из узлов 1<в

1п являются три числа. Первое число— делитель, второе и третье представляют собой совокупность разрядов функций соответственно генерации и транзита переноса соответствующего остатка {для первого узла второе число является кулем, а третье число — делимым) с присоединенными младшими разрядами, поступающими с первого 5 и второго 6 вхадов делимога устройства. Фактически в каждом из узлов 1z — 1m из значения остатка, представленного в двухрядном коде совокупностью разрядов функций генерации и транзита переноса, вычитается

{или прибавляется) значение делителя и образуется двухрядный код нового остатка.

Особенностью первого узла 11 является то, чта на его входы второй и третьей групп может подаваться значение остатка с первого 8 и второго 9 выходов устройства в виде совокупности разрядов функций генерации и транзита переноса при многократном ис1683009

55 пользовании устройства в процессе выполнения операции деления (это тот случай, когда количество одновременно формируемых разрядов частного m меньше .полной разрядности требуемого частного).

Одной из возможных реализаций узлов

11 — 1m является их построение в виде совокупности знаковых 17 и вычислительных 18 ячеек (фиг, 2, 3 и 4), между которыми отсутствуют переносы.

Узлы 21--2m для каждого разряда определяют значения функций генерации и транзита переноса по значению разрядной суммы и значению поступившего в данный разряд переноса. Они могут быть реализованы в виде совокупности ячеек 19 (фиг. 2 и 5).

Узел 3 по значениям функций генерации и транзита переноса, вырабать ваемых соответствующим узлом 2, вычисляет значение переноса иэ старшего разряда узла 1.

Функция, реализуемая узлом 3, определяется выражением

Р = 6м +Тмбо + ТмТо61 +ТмТоТ162 +

+......+ ТмТоТ1Т2...,.Тм — 16М где 6, Т вЂ” функция соответственно генерации и,тоанзита переноса к-го разряда остатка (k = 0,1,2...,m;.и 1 — количество числовых разрядов делителя); бм, Тм — функции соответственно генерации и транзита переноса модифицированного знакового разряда.

Для одной из возможных реализаций устройства (фиг. 2) узлы 31 — Зп переноса из

СтарШЕГО раЗряда уЗЛа 11 — 1m МОГут бЫтЬ ПОстроены так, как это показано на фиг. б.

Опишем работу устройства для деления на примере его реализации, изображенной на фиг. 2.

На вход 4 делителя устройства подается значение четырех разрядов положительного делителя 0: С1 С2 С3 С4, на первый вход 5 делимого устройства поступают нули, а на второй вход 6 делимого устройства — значение восьми разрядов положительного делимого с модифицированным знаковым раэрядОМ aM ao, a1 а2 аза4ацаВатаз, В случае поступления делимого в виде совокупности разрядов функций генерации и транзита переноса, что возможно, например, при многократном использовании устройства, разряды функции генерации переноса должны подаваться на первый вход 5 делимого, а разряды функции транзита переноса — на второй вход 6 делимого устройства.

Первый узел 11 производит вычитание из значения старших четырех разрядов делимого значения четырех разрядов делителя. Настройка этого узла на вычитание (т. е.

35 на прибавление к старшим четырем разрядам делимого дополнительного кода делителя) осуществляется уровнем логической

"1", поступающим с входа 10 уровня логической "1" устройства, который инвертирует все разряды делителя и подается на вход 49 переноса самой младшей ячейки 19 первого узла 21. Первый узел 21 формирует функции генерации G и транзита Т переноса по значениям сумм и переносов двух знаковых ячеек 17 и четырех вычислительных ячеек 18 первого узла 11. На выходе 71 первого узла

31(ячейка 20) вырабатывается перенос P из старшего разряда узла 11 согласно выражению

P = 6м + Тм6о + ТмТо61 + ТмТоТ162 +

+ ТмТоТ1Т263 + ТмТоТ1Т2Т364

Значение переноса на выходе 71 является старшим разрядом частного qo, который равен 1, если значение старших четырех разрядов делимого больше либо равно значению делителя, или равен 0 в противном случае.

Далее действия, производимые в (j-1)-м узле 21-1 функций генерации и транзита переноса и j-м узлом 1 (j=2. 3, 4, 5), соответствуют действиям, производимым во время очередного j-го цикла обычного деления без восстановления остатка: если ql-1=-1(0), то делитель вычитается (прибавляется) из (j-1)r0 остатка, образуемого в виде разрядов сумм и переносов на выходах (j-1)-го узла

1 -1. Узел 25 вырабатывает значения разрядов функций генерации и транзита переноса, которые участвуют в определении последнего (младшего) разряда частного, а также подаются на выходы 8 и 9 остатка устройства.

Формула изобретения

Устройство для деления, содержащее m вычислительных узлов (m — число формируемых цифр частного), m узлов формирования функций генерации и транзита переноса, причем вход делителя устройства соединен с входами первой группы l-го вычислительного узла l=1, 2„.,m), выходы переносов и сумм которого соединены с . входами первой и второй групп соответственно l-го узла формирования функции генерации и транзита переноса, первый и второй входы соответствующих разрядов делимого устройства соединены с входами второй и третьей групп соответственно пер- вого вычислительного узла, вход настройки которого соединен с входом логической "1" устройства. входы старших разрядов второй и третьей групп j-го вычислительного узла (j=2, 3...., m) соединены с выходами младших разрядов первой и второй групп соответст1683009 венно ) — 1)-ro узла формирования функций генерации и транзита переноса, входы младших разрядов второй и третьей групп

j-ro вычислительного узла соединены с входами соответствующих разрядов первого и второго входов делимого устройства, выходы младших разрядов первой и второй групп m-ro узла формирования функций генерации и транзита переноса соединены с первым и вторым выходами соответственно остатка устройства, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия, оно содержит m узлов формирования переноса из старшего разряда, причем выходы первой группы и старших разрядов второй группы 1-ro узла формирования функций генерации и транзита переноса соединены с входами первой и второй групп I-ro узла

5 формирования переноса из старшего разряда соответственно, вход настройки j-го вычислительного узла соединен с выходом (j-1)-го узла формирования переноса из старшего разряда и с выходом Ц=1)-го раз10 ряда частного устройства, выход m-ro узла формирования переноса иэ старшего разряда соединен с выходом m-ro разряда частного устройства.

1683009

1б83009

Составитель Н. Маркелова

Техред M.Mîðãåíòàë Корректор О, Ципле

Редактор Т. Юрчикояа

Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101

Заказ 3413 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5