Устройство межмашинной связи

Устройство межмашинной связи

Иллюстрации

Показать все

Реферат

 

Изобретение относится к вычислительной технике и предназначено для организации межмашинного обмена. Цель изобретения - сокращение аппаратных затрат . Устройство содержит блок 1 сопряжения с системной магистралью, блок 2 прерываний, преобразователь 3 последовательного кода в параллельный, преобразователь 4 параллельного кода в последовательный, генератор 5 импульсов, элемент И 6. селектор 7 адреса, регистры 8 приемника, регистры 9 передатчика, триггеры 10, дешифраторы 11 и 12. коммутаторы 13 и 14, шифратор 15 приоритета. Цель достигается за счет мультиплексирования нескольких логических каналов на один физический канал связи. 3 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (si)s G 06 F 15/16

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР о МОЫЗНМ

ы Л1 ИВВКМ а; ыиоткы

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4749362/24 (22) 16.10.89 (46) 07.10.91. Бюл. hL 37 (71) Институт радиотехники и электроники

АН СССР (72) А.А.Чеканов (53) 681.325(088.8) (56) Аюпов Р.M., Чабан С.Л. Восьмиканальный модуль последовательного обмена для микроЭВМ "Электроника-60", Микропроцессорные средства и системы, М 2, 1987, с, 80-82.

Баранов В.Г„Калягин С.Н., Бажанов

Ю.С., Корсакова Т.А, Применение БИС

К1801ВП1-35 в интерфейсных платах малых локальных вычислительных сетей. Микропроцессорные средства и системы, В 6, 1986, с. 55-57, рис. 1, 2.

„, . ЫÄÄ 1683027 А1 (54) УСТРОЙСТВО МЕЖМАШИН НОЙ СВЯЗИ (57) Изобретение относится к вычислительной технике и предназначено для организации межмашинного обмена. Цель изобретения — сокращение аппаратных затрат. Устройство содержит блок 1 сопря>кения с системной магистралью, блок 2 прерываний, преобразователь 3 последовательного кода в параллельный, преобразователь 4 параллельного кода в последовательный, генератор 5 импульсов, элемент И 6. селектор 7 адреса, регистры 8 приемника, регистры 9 передатчика, триггеры 10, дешифраторы 11 и 12. коммутаторы

13 и 14, шифратор 15 приоритета, Цель достигается за счет мультиплексирования нескольких логических каналов на один физический канал связи. 3 ил.

1683027

Изобретение относится к вычислительной технике и предназначено для организации межмашинного обмена.

Цель изобретения — сокращение аппаратных затрат, На фиг. 1 представлена функциональная схема устройства; на фиг. 2 показан формат сообщения; на фиг. 3 приведена временная диаграмма работы генератора импульсов.

Устройство межмашинной связи (фиг. 1) содержит блок 1 сопряжения с системной магистралью, блок 2 прерываний, преобразователь 3 последовательного кода в параллельный, преобразователь 4 параллельного кода в последовательный, генератор 5 импульсов, элемент И 6, селектор 7 адреса, группу из n (n -- максимальное количество логических каналов) регистров 8 приемника, группу из п регистров 9 передатчика, и триггеров 10, дешифраторы 11 и 12, коммутаторы 13 и 14, шифратор 15 приоритета, информационный вход-выход 16, последовательные информационные вход 17 и выход 18.

Устройство работает следующим образом, Чтобы реализовать поддержку нескольких логических каналов, используется формат сообщения, приведенный на фиг, 2. В этом сообщении наряду с данными передается номер логического канала, разряды готовности логических каналов и бит синхронизации. Устройство эмулирует и терминальных линий и занимает 4п адресов в адресном пространстве каждой из ЭВМ.

Данные, адреса и управляющие сигналы с системной магистрали через вход-выход 16 поступают на блок 1 сопряжения ссистемной магистралью,,который преобразует сигнал соответствующе-о стандарта на системную магистраль в совокупность сигналов магистрали О oUs c TGM отличием, что адрес и данные не мультиплексируются. Блок 1 с помощью канальных приемопередатчиков обеспечивает развязку системной магистрали и внутренних шин, Адрес принимается с системной магистрали. Если адрес на системной магистрали мультиплексирован с данными, то блок 1 должен осуществлять их демультиплексирование. Данные передаются блоком 1 в двух направлениях. Блок 1 формирует следующие управляющие сигналы;

ВР У вЂ” сигнал подтверждения операции, формируемый из соответствующих сигналов блока 2 и селектора 7 с помощью операции "ИЛИ";

- DIN — синхросигнал ввода информации (по нему выдаются данные на магистраль);

DGUT — синхросигнал вывода (стробирует данные при выдаче);

VIRQ — требование прерывания;

SINC — синхросигнал адреса (стробирует адрес);

lAK1 и! АКΠ— входной и выходной сигналы подтверждения прерывания (реализуют дейзи-цепочку).

Рассмотрим работу устройства при передаче информации в программном режиме.

В исходном состоянии триггеры 10 (эти триггеры хранят разряды готовности соответствующих передатчиков) устанавливаются в единицу, что говорит о готовности передатчиков. ЭВМ проверяет через системную магистраль готовность соответствующего передатчика, Для этого выставляется адрес регистра состояния передатчика, который через блок 1 поступает на селектор 7, где по сигналу SYNC двоичный код номера логического канала с пятого выхода селектора 7 выдается на вход задания направления коммутации коммутатора 14.

Коммутатор 14 по сигналу DIN подключает инверсный выход соответствующего триггера 10 и разряду шины данных, соответствующему признаку готовности (в 3ВМ

"Электроника-60" это седьмой разряд). 4ерез блок 1 этот признак передается в системную магистраль. Если Э В М не обращается к регистру передатчика, то на пятых выходах селектора 7 присутствует нулевой код, т,е, при этом не оказывается влияние на работу шины данных со стороны коммутатора 14. Определив, что соответствующий регистр 9 передатчика свободен, ЭВМ заносит в него данные. Для этого адрес с выходов ADR блока I подается на вход

А селектора 7, а данные выдаются на внутренню,о шину данных, Адрес дешифрируется в селекторе 7 и на одном из его выходов третьей группы появляется активный сигнал, поступающий на вход выбора соответствующего регистра 9, запись данных в который происходит по синхросигналу

DOUT. На выходе готовности этого регистра появляется сигнал низкого уровня, который сбрасывает соответствующий триггер 10 и приводит к появлению сигнала запуска генератора 5 (фиг. 3), получаемого с выхода элемента И 6, Сигнал с выхода генератора 5 стробирует данные на входе шифратора 15 приоритета и дешифратора 12. Информация на выходе шифратора I5 представляет собой номер логического канала, который подается на вход А преобразователя 4 и информационные входы дешифратора 12.

Сигнал с соответствующего выхода дешифратора 12 подается на вход признака выда1683027 чи информации самого приоритетного регистра 9, в который была произведена запись.

По сигналу на этом входе происходит сброс признака готовности этого регистра и выдача данных через шину на вход D преобразо- 5 вателя 4.

Рассмотрим работу устройства при приеме информации в программном режиме обмена с ЭВМ.

С преобразователя 3 данные поступают 10 на информационные входы всех регистров

8, Адрес (номер логического канала} дешифрируется в дешифраторе 11 и сигнал с его выхода выбирает соответствующий регистр, запись в который происходит по 15 си н х роси гнал у, поступающему с п реобразователя 3. Регистр 8, в который произошла запись, выставляет признак готовности, который может быть проверен ЭВМ через коммутатор 13 так же, как признак готовно- 20 сти передатчика, При обращении к регистру группы 8 ЭВМ выставляет его адрес, который дешифрируется в селекторе 7, на соответствующем выходе первой группы выходов которого появляется активный сиг- 25 нал, подключающий выходы выбранного регистра 8 к шине данных устройства, Информация с этой шины через блок 1 передается на системную магистраль.

Выходы преобразователя 3 полностью 30 идентичны входам преобразователя 4. При передаче от преобразователя 4 к преобразователю 3 информация только задерживается на время преобразования в последовательный код и обратно, Работают 35 преобразователи 3 и 4 непрерывно независимо от того, передает ЭВМ информацию или нет, Поэтому принимаемая информация записывается в регистры 8 по фронту разряда, соответствующего биту синхронизации, 40

Состояние регистров 8 считывается с преобразователя 3 беэ стробирования, что позволяет выставлять готовность передатчика сразу после считывания переданной им информации из регистра 8 удаленного устрой- 45 ства.

Режим обмена ЭВМ и устройства по прерыванию непосредственно не связан с работой последовательной линии связи и введен для совместимости с обычным тер- 50 минальным интерфейсом. Режим прерывания реализуется с помощью блока 2 прерываний (фиг. 1). В нем применен обычный алгоритм векторного прерывания.

Устройство позволяет использовать 55 имеющиеся программы межмашинного обмена по терминальным линиям.

Формула изобретения

Устройство межмашинной связи, содержащее блок сопряжения с системной магистралью, генератор импульсов, селектор адреса, группу иэ и регистров передатчика (n — максимальное количество логических каналов), группу из и регистров приемника, блок прерываний, преобразователь параллельного кода в последовательный и преобразователь последовательного кода в параллельный, причем выход генератора импульсов соединен с входом синхронизации преобразователя параллельного кода в последовательный, выход которого является последовательным информационным выходом устройства, информационный .вход-выход блока сопряжения с системной магистралью является информационным входом-выходом устройства, выход синхронизации ввода информации блока сопряжения с системной магистралью соединен с одноименными входами селектора адреса и блока прерываний, выход синхронизации вывода информации блока сопряжения с системной магистралью соединен с одноименными входами селектора адреса и блока прерываний, а также с входами синхронизации регистров передатчика, информационные выходы которых через общую шину данных соединены с первой группой информационных входов преобразователя параллельного кода в последовательный, выход синхронизации адреса и адресные выходы блока сопряжения с системной магистралью соединены с одноименными входами селектора адреса, 1-й выход (i = 1,...,n) первой группы выходов которого соединен с входом признака выдачи информации i-го регистра приемника, информационные выходы которого через общую шину данных соединены с входом-выходом данных блока сопряжения с системной магистралью, информационными входами регистров передатчика и информационными выходами остальных регистров приемника, выход признака подтверждения прерывания блока сопряжения с системной магистралью соединен с одноименным входом блока прерываний, выходы признака подтверждения прерывания и запроса прерывания которого соединены с одноименными входами блока сопряжения с системной магистралью, вход маски блока прерываний соединен через общую шину данных с входом-выходом данных блока сопряжения с системной магистралью, последовательный информационный вход устройства является информационным входом преобразователя последовательного кода в параллельный, первая группа информационных выходов которого соединена с информационным входом регистров приемника, а выход синхронизации подключен к одноименным sxo1683027

I -данные (а), 2- ВОЮЕР Лага ЕСКага КайаЛа (М), 3 " РЙЗДЯ дЫ eam 06НОСГП0 Л ОМ ЧЮСКОХ ЙНИЛ05 (0)

Ч- 0um синкрпнезацои (С) Выхад

Фиг.з

Составитель А. Баркина

Редактор Т,Юрчикова Техред M.Mîðãåíòàë Корректор В.Гирняк

Заказ 3414 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5

Производственно-издательский комбинат "Патент", r. Ужгород, ул,Гагарина, 101 дам регистров приемника, выходы и ризнака подтверждения операций селектора адреса и блока прерываний соединены с первым и вторым одно. именными входами блока сопряжения с си- 5 стемной магистралью, соответственно вторая фуппв выходов селектора адреса соедин5на с ах дом адреса блока прерываний, i-й вымвц.третье@ группы информационных вы одра селектора адреса 10 соединен с входом выбора 1-ro регистра передатчика, о т л и ч а ю щ е е с я тем, что, с целью сокращения аппаратных затрат, в него введены два дешифратора, два коммутатора, элемент И, группа из и триггеров и 15 шифратор приоритета, причем вторая группа информационных выходов преобразователя последовательного кода в параллельный соединена с информационным входом первого дешифратора, i-й выход 20 . которого соединен с входом выбора -го регистра приемника, выход признака готовности которого соединен с второй группой информационных входов преобразователя параллельного кода в последовательный, 25 первым входом требования прерывания блока прерываний и с информационным входом первого коммутатора, выход которого объединен с выходом второго коммутатора и через общую шину данных соединен с 30 входом-выходом данных блока сопряжения с системной магистралью, четвертая и пятая группы информационных. выходов селектора адреса соединены с входами задания направления коммутации первого и второго коммутаторов соответственно, выход синхронизации ввода информации блока сопряжения с системной магистралью соединен с входами разрешения выдачи информации первого и второго коммутаторов, i-й выход третьей группы информационных выходов преобразователя последовательного кода в параллельный соединен с входом синхронизации i-ro триггера, выход которого соединен с информационным входом второго коммутатора и вторым входом требования прерывания блока прерываний, выход признака готовности 1-го регистра передатчика соединен с входом установки в ноль i-го триггера, i-м входом элемента И и 1-м информационным входом шифратора приоритета, выход которого соединен с третьей группой информационных входов преобразователя параллельного кода в последовательный и информационным входом второго дешифратора, I-й выход которого соединен с входом признака выдачи информации i-го регистра передатчика, выход элемента И .соединен с входом запуска генератора импульсов, выход которого соединен с входом синхронизации шифратора приоритета и управляющим входом второго дешифратора, информационные входы триггеров объединены и являются входом начальной установки устройства,