Дробно-рациональный преобразователь код-фаза

Дробно-рациональный преобразователь код-фаза

Иллюстрации

Показать все

Реферат

 

Изобретение относится к аналого-цифровой вычислительной технике. Целью изобретения является повышение точности аппроксимации заданных функций. Преобразователь код-фаза содержит сумматоры 1-3, два умножающих цифроаналоговых преобразователя 4,5, три инвертора 6-8, две шины 9,10 задания квадратурного гармонического опорного напряжения и информационный цифровой вход 9. Функциональная схема устройства позволяет моделировать заданные функции через рациональные дроби с пятью свободными коэффициентами каждая. 1 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК ((9) (1!) (я)ю G 06 G 7/26

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4689542/24 (22) 12.05.89 (46) 07.10.91. Бюл. ЬЬ 37 (71) Московский институт электронной техники (72) Ю.А.тарасов, О.н.зимарин, А.А,Маслов и Л.П.Миронов (53) 681.3(088.8) (56) Авторское свидетельство СССР

М 1410066, кл. G 06 6 7/26, 1986.

Авторское свидетельство СССР

f4 1589296, кл. G 06 G 7/26, 1988. (54) ДРОБНО-РАЦИОНАЛЬНЫЙ ПРЕОБРАзОВАтель кОд-ФА3А (57) Изобретение относится к аналого-цифровой вычислительной технике. Целью изобретения является повышение точности аппроксимации заданных функций. Преобразователь код-фаза содержит сумматоры

1-3, два умножающих цифроаналоговых преобразователя 4,5, три инвертора 6-8. две шины 9,10 задания квадратурного гармонического опорного напряжения и информационный цифровой вход 9.

Функциональная схема устройства позволяет моделировать заданные функции через рациональные дроби с пятью свободными коэффициентами каждая. 1 ил.

1683043

802 821 N2 — 822 1 12 г (8) 1 Ь1 N2 + b2 Йг (10) сов — N2 = F2 (N2 ) =

Л.

Изобретение относится к аналого-цифровой вычислительной технике и может быть использовано в комбинированных вычислительных устройствах и системах управления, 5

Целью изобретения является повышение точности, На чертеже приведена структурная схема преобразователя код-фаза.

Преобразователь содержит сумматоры 10

1 — 3, умножающие цифроаналоговые преобразователи 4 и 5, инверторы 6-8, первую 9 и вторую 10 шины задания квадратурного гармонического опорного напряжения и цифровой информационный вход 11. 15

Символами К0 обозначены коэффициенты передач сумматоров по соответствующим входам.

Аппроксимация заданных функций данным устройством производится на основе 20 взвешенного суммирования двух синусоидальных напряжений, сдвинутых относительно друг друга на величину л/2.

На первый опорный вход подается сигнал 25

001 = 0макс З1П И l (1)

На второй опорный вход подается сигнал

002 = 0макс СОЗ й) т. (2)

В принципиальной схеме устройства 30 применяется однофазное кодирование, при котором двоичный код подается на цифровые входы обоих умножающих цифроаналоговых преобразователей 4 и 5. Величина выходного сигнала преобразователя описы- 35 вается уравнением

0вых = К10макс СОЗ й> т + К20макс S1 A N t =

0макс SlA (at+ у".), (3) где К1 и Кг — весовые функции — коэффициенты равные 40

К. (4)

Кг — cos — N2, Л. (5)

P= — N2, Л

2 (6) где N2 — входной код, подаваемый на шину цифрового входа.

Весовые коэффициенты К1 и К2 в преоб- 50 раэователе аппроксимируются функциями в виде рациональных дробей второго порядка: л „,, aoi + a11 N2 812 N2

slA — Й = Р1 (1 чг)

2 1 bi йг+Ьг йг (7) где а01, 811 812 802 821 822 b1и b2 — коэффициенты аппроксимирующих функций.

При наилучшем чебышевском приближении функций (7) и (8) к зависимости (4) и (5) получают следующие значения коэффициентов;

801 - 0,0015; a11 = 0,9778; а 12 - 0,2171;

am - 1,0015; а21 = 0,2954; a22 - 0,2171;

Ь1 = 0,2625; b2 1,1672.

Рассмотрим работу устройства отдельно сначала только при подаче сигнала (1) на первый вход опорного напряжения. Рассмотрим систему уравнений, характеризующИХ ЭНаЧЕНИя ПОтЕНцИаЛОВ.U1, U2, Uzi Ha выходах элементов функциональной схемы:

02 = Uz1 КЗЗ N2+ Uoi К12 N2l

01 = -Uz1 К21 Мг+ 02 К22 N2 — 001 K23 N21

Uzi=-U1 K12 + Uo1 K13, (9) где Kil — коэффициент передачи j-го входа

l-ro элемента функциональной схемы устройства.

Решая систему уравнений (9) относительно Uzi, получают результирующее напряжение на выходе устройства при подаче сигнала (1) на первую шину опорного напряжения:

К13 K12 K23 N2 — K12 K22 K31 N2

ОИ =йн

1 — К12 К21 2 + К12 К22 KÇÇ N2

При рассмотрении сигнала (2), подаваемого на вторую шину опорного напряжения, имеют систему уравнений, характеризующих значения потенциалов.

uz- Огг КЗЗ юг+002 K32 Мг;

01 =uz2 К21 N2 + U2 К22 N2 + u12 К24 N2

uz2 — uOã Ê11- и1 К1г.

{11)

Решая систему уравнений (11) относительно 02, получают результирующее напряжение на выходе устройства при подаче сигнала (2) на вторую шину опорного напряжения:

uz2K11 — K12 K24 N2 — K12 K22 КЗЗ N2

-%2.

1 — K12 К21 N2 + К12 К22 КЗЗ Ч2

2 (12)

Иэ отношений (10) и (12) получают общую формулу работы преобразователя. как суперпозицию этих результатов;

1683043

u,=u, + u<. (13)

Для однозначного соответствия выходных значений моделируемым функциям необходимо условие

К12- К22-1, Тогда значения параметров моделируемых функций выражаются через коэффициенты передач элементов функциональной схемы устройства слеДующим образом: ао1 = К1з; а11 = Кгз: а12 = К21;

802= К11; 821= К24; агг= Кзг;

Ь1= К21: Ьг = Кзз.

Составитель Л.Снимщикова

Техред М.Моргентал Корректор А.Осауленко

Редактор М.Бланар

Заказ 3415 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5

Производственно-издательский комбинат "Патент", г. Ужгород. ул, Гагарина. 101

Формула изобретения

Дробно-рациональный преобразователь код-фаза, содержащий первый, второй и третий сумматоры, первый и второй умножающие цифроаналоговые преобразователи, первый, второй и третий инверторы, первую и вторую шины задания квадратурного гармонического опорного напряжения, первый вход первого сумматора через первый инвертор подключен к второй шине задания квадратурного гармонического опорного напряжения, второй вход подключен к выходу первого умножающего цифроаналогового преобразователя, а выход через второй инвертор соединен с первым входом второго сумматора, второй вход которого соединен с выходом второго умножающего цифроаналогового преобразователя, первый и второй входы третьего сумматора соедине5 ны соответственно с первой и второй шинами задания квадратурного гармонического опорного напряжения, а выход через второй умножающий цифроаналоговый преобразователь — с вторым входом второго суммато10 ра, цифровые информационные входы первого и второго умножающих цифроаналоговых преобразователей обьединены и подключены к цифровому информационно15 му входу преобразователя, о т л и ч л юшийся тем, что, с целью повышения точности преобразователя, первая шина за.дания квадратурного гармонического опорного напряжения через инвертор

20 подключена к третьим входам первого и второго сумматоров, выход первого сумматора является выходом преобразователя и соединен с третьим входом третьего сумматора, четвертый вход второго сумматора

25 подключен к второй шине задания квадратурного гармонического опорного напряжения, а выход второго сумматора соединен с аналоговым входом первого умножающего цифроаналогового преобразователя, 30