Многоканальное устройство для вычисления модульной корреляционной функции

Многоканальное устройство для вычисления модульной корреляционной функции

Иллюстрации

Показать все

Реферат

 

Изобретение относится к вычислительной технике и предназначено для статистического анализа случайных процессов в реальном времени. Целью изобретения является расширение функциональных возможностей устройства за счет реализации скользящего вычисления функции корреляции . Устройство содержит блок 1 преобразования аналог-временной интервал , синхронизатор 2, группу 3 регистров сдвига, элементы ИСКЛЮЧАЮЩЕЕ ИЛИ 4 и блоки памяти 5, счетчик 6. В состав блока 1 входят счетчик 7, цифроаналоговый преобразователь 8, компараторы 9 и 10, а в состав синхронизатора - генератор импульсов 11, элементы И 12, 13, делитель частоты 14 и триггер 15. 1 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (19) (10 (st>s 6 06 F 15/536

ГОСУДАРСТВЕННЫЯ КОМИТЕТ пО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4775237/24 (22) 02.10.89 (46) 23.10.91. Бюл. bh 39 (71) Ивано-Франковский институт нефти и газа (72) Я.Н. Николайчук, С.M. Ищеряков и

А,Д. Ластовецкий (53) 681.3(088.8) (56) Авторское свидетельство СССР

3Ф 1115062, кл. G 06 F 15/136, 1982. (54) МНОГОКАНАЛЬНОЕ УСТРОЙСТВО

ДЛЯ ВЫЧИСЛЕНИЯ МОДУЛЬНОЙ КОРРЕЛЯЦИОННОЙ ФУНКЦИИ (57) Изобретение относится к вычислительной технике и предназначено для статистического анализа случайных процессов в реальном времени. Целью изобретения является расширение функциональных возможностей устройства за счет реализации скользящего вычисления функции корреляции. Устройство содержит блок 1 преобразования аналог-временной интервал, синхронизатор 2, группу 3 регистров сдвига, элементы ИСКЛЮЧАЮЩЕЕ ИЛИ 4 и блоки памяти 5, счетчик 6. В состав блока

1 входят счетчик 7, цифроаналоговый преобразователь 8, компараторы 9 и 10, а в состав синхронизатора — генератор импульсов 11 ° элементы И 12, 13, делитель частоты 14 и триггер 15. 1 ил.

1686433 входят счетчик 7, цифроаналоговый преоб- 20 разователь (ЦАП) 8, компараторы 9 и 1О, В

Изобретение относится к вычислительной технике, предназначено для статистического анализа случайных процессов путем скользящего вычисления модульной функции авто- и взаимокорреляции и может быть использовано в качестве приемника шумоподобных сигналов.

Целью изобретения является расширение функциональных возможностей за счет обеспечения скользящего вычисления взаимокорреля ционной функции, На чертеже приведена структурная схема устройства.

Устройство содержит блок 1 преобразованияа аналог-временной интервал, синхронизатор 2, группу 3 регистров сдвига, элементы ИСКЛЮЧАЮЩЕЕ ИЛИ 4 и блок

5 памяти, счетчик. б. В состав блока 1 преобразованияя аналог- времен ной интервал состав синхронизатора 2 входят генератор

11 тактовых импульсов, элементы И 12, 13, делитель 14 частоты и триггер 15.

Устройство работает следующим образом.

Один цикл работы устройства включает в себя два режимных интервала — записи и чтения, устанавливаемые состоянием триггера 15 синхронизатора 2. В режиме записи триггер 15 находится в нулевом состоянии и единичный потенциал на его обратном выходе переводит блок 5 памяти всех каналов в режим записи; а также открывает элемент И 13, через который импульсы, формируемые на выходе генератора 11, поступают на тактовые входы группы 3 регистров сдвига. Одновременно выходные импульсы генератора 11 поступают на тактовый вход r-разрядного счетчика 7 блока 1, обеспечивая формирование пилообразного напряжения на выходе ЦАП 8. В результате на выходах компараторов 9 и 10 формируются временные интервалы XI и у соответственно, длительности которых пропорциональны амплитудам сигналов x(t) и y(t) на входах устройства. На выходах 2 -разрядных регистров сдвига в j-м канале формируются отсчеты х,-1 входного сигнала, сдвинутые на ) тактов, которые поступают на вторые входы соответствующих элементов ИСКЛ ЮЧАЮЩЕЕ ИЛИ 4, на обьединенные вторые входы которых поступает сигнал у с выхода второго компаратора 10. Синхронное тактирование работы группы 3 регистров сдвига и счетчика 7, управляющего ЦАП 8 и блоками 5 памяти, обеспечивает формирование на выходе /-го элемента ИСКЛЮЧАЮЩЕЕ

ИЛИ 4 (j=1...„N) временного интервала с длительностью, и ропорциональной абсо5

55 лютной разности (х -1-yi(, который зафиксируется в 2 ячейках j-ro блока 5 памяти.

Таким образом, после прихода на тактовые входы счетчика 7 и регистров сдвига 2г импульсов с выхода генератора 11 в устройстве реализуется получение по одному 0Тсчету х, yi входных сигналов x(t) и y(t), а также фиксация в блоке 5 j-го канала одного значения t х -1-у .

После заполнения счетчика 7 2 импульами на его выходе переполнения формируется короткий импульс. переводящий триггер 15 в единичное состояние, что соответствует окончанию интервала записи в данном цикле работы устройства и переводу вычислителя в режим считывания. Изменение потенциалов на выходах триггера 15. открывает элемент 12, эа счет чего тактовые импульсы проходят на вход mxr-разрядного делителя 14 частоты, m=logzn. Подключение входа адресного счетчика 6 к выходу старшего разряда счетчика 7 обеспечивает формирование на каждом из N выходов блоков

5 п абсолютных разностей х - -у, образующих значения модульной функции. Формированием на выходе делителя 14 частоты короткого импульса, который переводит триггер 15 в нулевое состояние, начинается новый аналогичный цикл работы устройства. При этом код адреса, установленный на выходах счетчика 6, эа счет его полного пересчета на интервале считывания позволяет записать новые значения абсолютных разностей в ячейки всех блоков 5, занятые значениями jxi- -у, которые получены эа и+1 циклов до текущего момента. Таким образом, в устройстве обеспечивается определение и вывод значений статистической бценки после получения каждого отсчета входных сигналов, т. е. реализован алгоритм скользящего вычисления модульной функции.

Формула изобретения

Многоканальное устройство для вычисления модульной корреляционной функции, содержащее группу регистров сдвига, группу элементов И С КЛ Ю ЧАЮ Щ Е Е ИЛ И, синхронизатор, счетчик, причем первый выход синхронизатора соединен с тактовыми входами регистров сдвига группы, информационный вход каждого регистра сдвига группы, кроме первого, соединен с выходом предшествующего регистра сдвига группы, о т л и ч а ю щ е е с я тем, что, с целью расширения функциональных возможностей эа счет обеспечения скользящего вычи "ления взаимокорреляционной функции, в него дополнительно введены группа блоков памяти и блок преобразования аналогвременной интервал, состоящий из двух

1686433

Составитель В.Орлов

Техред М,Моргентал Корректор M.Максимишинец

Редактор Н.Бобкова

Заказ 4601 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5

Производственно-издательский комбинат "Патент", r. Ужгород, ул.Гагарина, 101 компараторов, цифроаналогового преобразователя и счетчика, причем первые входы первого и второго компараторов являются соответственно первым и вторым информационными входами устройства, вторые входы первого и второго компараторов соединены с выходом цифроаналогового преобразователя, группа разрядных входов которого соединена с группой разрядных выходов счетчика. счетный вход которого соединен с вторым выходом синхронизатора, выход "Равно" первого компаратора соединен с информационным входом первого регистра сдвига группы, третий выход синхронизатора соединен с входами управления записью-считыванием блоков памяти .группы, выходы регистров сдвига группы соединены с первыми входами соответствующих элементов ИСКЛЮЧАЮЩЕЕ ИЛИ группы, вторые входы которых соединены с выходом "Равно" второго компаратора блока преобразования аналог †временн интервал, выход переполнения счетчика блока преобразования аналог — временной интер5 вал соединен с входом задания временного параметра синхронизатора, группа разрядных выходов счетчика блока и реобразователей аналог — временной интервал соединена с группой входов младших разрядов адреса

10 блоков памяти группы, выход старшего разряда счетчика блока преобразования аналогвременной интервал соединен со счетным входом счетчика, группа разрядных выходов которого соединена с группой входов стар15 ших разрядов адреса блоков памяти группы, выходы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ группы соединены с информационными входами соответствующих блоков памяти группы, выходы которых образуют группу

20 выходов устройства.