Устройство для обработки запросов

Устройство для обработки запросов

Иллюстрации

Показать все

Реферат

 

Изобретение относится к автоматике и вычислительной технике, в том числе к средствам анализа и обработки прерываний в ЭВМ и системах, и может быть использовано для динамического распределения ресурсов процессора в ЭВМ и системах, работающих в режиме разделения времени. Цель изобретения - расширение области применения устройства за счет динамического распределения времени обслуживания заданий в режиме разделения времени. Устройство для обработки запросов содержит группу регистров, группу счетчиков, три дешифратора, регистр сброса, коммутатор, программируемый таймер, шесдь блоков элементов И, три блока мультивибраторов, группу сдвиговых регистров, блок элементов ИЛИ, элемент ИЛИ-НЕ, группу триггеров. Основным принципом работы устройства является динамический анализ уровней активности заданий и выделения каждому заданию в режиме времени сеанса обслуживания соответствующей длительности, пропорциональной уровню активности данного задания . 1 з.п.ф-лы, 2 ил. S Л

ССЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

„„SU„„1688248 А 1

gpss G 06 F 9/46

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н А ВТОРСНОМУ СВИДЕТЕЛЬСТВУ (21) 4741323/24 (22). 22.08.89 (46) 30.10.91. Бюл. М 40 (71) Киевский политехнический институт им.50-летия Великой Октябрьской социалистической революции (72) В. И. Корнейчук, О. В ° 7(ура влев, B.Н.Сороко, А.Г.Езикян и К.Г,Захаревич (53) 681.325(088.8) (56) Авторское свидетельство СССР

» 873243, кл. G 06 F 9/46, 1979.

Авторское свидетельство СССР

1г 1119013, кл. G 06 F 9/46, 1982. (54) УСТРОЙСТВО ДЛЯ ОБРАБОТКИ ЗАПРОСОВ (57) Изобретение относится к автоматике и вычислительной технике, в том числе к средствам анализа и обработки прерываний в ЭВМ и системах, и может оыть использовано для динамического распределения ресурсов процесИзобретение относится к автоматике и вычислительной технике, в частности к средствам анализа и обработки прерываний в ЭВМ и системах, и может быть использовано для динамического распределения ресурсов процессора ЭВИ или системы, работающих в режиме разделения времени.

Цель изобретения — расширение области применения устройства путем динамического распределения времени обслуживания задания в режиме разделения времени, На фиг.l представлена блок-схема устройства для о6работки запросов;

2 сора в ЭВМ и системах, раоотающих в режиме разделения времени. Цель изооретения - расширение области применения устройства за счет динамического распределения времени обслуживания заданий в режиме разделения времени. Устройство для обработки запросов содержит группу регистров, группу счетчиков, три дешифратора, регистр сброса, коммутатор, программируемый таймер, шечть блоков weментов И, три блока мультивибраторов, группу сдвиговых регистров, блок элементов ИЛИ, элемент ИЛИ-НЕ, группу триггеров. Основным принципом работы устройства является динамический анализ уровней активности заданий и выделения каждому заданию в режиме времени сеанса обслуживания соответствующей длительности, пропорциональной уровню активности данного задания. 1 з.п.ф-лы, 2 ил.

I на фиг. 2 - блок-схема программируемого таймера. Ж

Устройство содержит блок мульти.— р вибраторов l,i (i = 1,п1, дешифратор 2> группу 3.i, i = 1, к, k =

= ) logan 1 запросных входов устрой стваа группу с чет чи ков 4 . i олок мул ьтивибраторов 5. i, группу сдвиговых регистров 6.i блок элементов И 7.i, коммутатор 8, программируемый таймер ъ.

9, сигнальный выход 10 устройства, регистр 11 сброса, группу триггеров

12. i, блок элементов И 13. i блок мультивибраторов 14, блок элементов

И 15. i, блок элементов И 16. i, дешиф1688248 ратор 17, вход 18 сопровождения адреса устройства, груг>пу входов 19.i признака готовности задания устройства, элемент ИЛ>1-НЕ 20, дешифратор 21, вход 22 чтения устройства, группу адресных входов 23 устройства, блок элементв И 24, выход 25 устройства, группу регистров 26„i, группу 27. i, входов кода адреса устройства, группу 10

28. i входов установки маркера устройства, блок элементов И 29,i, группу

30. 1 входов записи адреса устройства, блок элементов ИЛИ 31,„ группу выходов

32 устройства. 1 >"

Программируемый таймер (фиг.,2) содержит генератор 33 импульсов, элемент И 34, триггер: >.I>, выход регистра 36 сдвига, триггер 37, выходы >8, элемент задержки 40, элемент ИЛИ 41, группу входов 42.

Устройство работает следующим образомм.

Обрабатываемые системой в режиме разделения времени задания коллектив- 25 ного пользования получают запросы от абонентов на обслуживание. Эти =",à— просы поступают на первую группу запросных входов 3 устройства и через дешифратор 2 и мультивибраторы 1 на входы счетчиков 4, Рассмотрим счетчик 4, i, cooTвет— ствующий i-му заданию, На его вход поступает импульс, вследствие чего его содержимое увели ливается на единицу. В начале работь; устройства счетчики 4 установлены в 000...0(),, и регистры 6 установлены в состояние

100...00. По превышении определенного числа поступивших запросов счет- 40 чик 4. 1 выдает си нал переполнения и на вход сдвигового ре-истра 6. i поступает сигнал сдвига. Состояние переполнения счетчика фиксируется до поступления управляющегс сигнала сбро- 45 са на вход счетчика « i, который формируется непосредственно перед началом обслуживания — го задания системой. Состояние регистра 6. i определяет количество квантов времени, которое будет выделено i -му заданию в следующем сеа нс е обслужи ва ния его системой при условии, что на входе этого регистра 6,::. не будет сформирова н си г нал сброса, 1 а к, на и ри мер, состояние 100. „,00 регистра на момент t на чала обслужи ва ния определяет > что в сл > чз> если B это-; момент i— - ое задание начинает обслуживаться, то ему будет выделен один квант процессорного времени; состоя— ние 0100...00 определяет, что i-му заданию будет выделено 2 кванта времени и т. д.

Разрядность регистра 6 определяется исходя из конкретных условий организации вычислительного процесса - мощности процессора, максимального числа заданий в системе и т.д, Находясь в системе, задания выставляют сигнал готовности к обслуживанию.

При поступлении на группу входов 19 признака готовности i-го задания и наличии сигнала сопровождения адреса„ поступающего в устройство по входу

18, сигнал с выхода дешифратора 17 через соответствующий элемент И 16 переводит соответствующий триггер 12 в единичное состояние. Процессор ЭВМ„ работая в режиме разделения времени, генерирует адрес зоны или раздела памяти, обслуживающей соответствующее задание. Этот адрес по опера ции

"Чтение", сигнал с которой поступает ко входу 22 устройства, обеспечивает блокировку в данном режиме по цепи дешифратор 21, элемент ИЛИ-НЕ

20 и блок элементов И 24 доступа к операционной памяти, где ооычно хранится таблица состояний заданий.

Вместо этого анализируется состояние выходов элементов И 15.

Единичный сигнал на выходе элемента И 15 с видет ел ьст вует о том, что задание, адрес зоны памяти которого сгенерирован процессором в данном такте, готово к обслуживанию. Единичный сигнал с выхода элемента И 15 устанавливает в >1 соответствующий разряд регистра 11 сброса, а также поступает на вход блока мультивибраторов 14, Кроме того, этот сигнал поступает на вход мультивиоратора

i, а также на второй вход элемента И 7, В случае, если на первом входе элемента И 7 имеется единичный сигнал с инверсно"o выхода счетчика 4, что свидетельствует о том, что в течение временного интервала между j-1-м и данным (1-и) сеансом оослуживания

i-го задания количество запросов от абонентов не превышало константу К, на выходе элемента И У,i появляется единичный сигнал, сбрасывающий сдвиговый регистр в состояние "100...00", что соответствует выделению заданию

168824 одного кванта времени, Если число запросов превысило K то сигналом с прямого выхода переполнения счетчика содержимое регистра 6.i уже сдвинуто

5 на один разряд, что соответствует выделению в j ì (данном) сеансе обслуживания на один квант больше, чем в j-1-м сеансе, и сигнал сброса регистра 6.i в исходное состояние не формируется. Если регистр находится в состоянии "000...01", то и при наличии сдвигающего сигнала он сохраняет свое состояние, т.е ° i-му заданию, как во время j 1-ro сеанса, так 15 и во время i-ro сеанса обслуживания будет выделено максимально возможное количество квантов времени.

По истечении указанных действий единичный сигнал появляется на выхо- 20 де мультивибратора 5. i и устанавливает счетчик 4, i в н0", тем самым открывая возможност ь для подсчета коли" чества запросов от абонентов i-ro задания, 25

Параллельно с этим появляется кодовая комбинация на выходах блока мультивибраторов 14. Это всегда позиционный код, в котором единичный разряд соответствует установленному 30 ранее в "1" элементу И 15. Этот код поступает на управляющие входы коммутатора 8, определяя подключение к упра вля ющи м входа м прог ра мми руе мог о таймера 9 выходов регистра 6.i„Kop с выходов коммутатора 8 поступает на входы регистра 36 и элемента ИЛИ 41, причем этот m-разрядный код поступает на m старших разрядов регистра 36.

Так как это всегда позиционный код, . содержащий единственный единичный разряд, то на выходе элемента ИЛИ 41

floRBllRBTcR единичный потенциал, поступающий на третий управляющий вход регистра 36, разрешая прием 45 кода на этот регистр.с его входов.

Единичным потенциалом с выхода элемента ИЛИ 41 устанавливается в "1" триггер 35, в исходном состоянии установленный в "0". 50

Открывается элемент И 34 и через этот элемент с генератора 33 на вход сдвигового регистра 36 и единичный вход триггера 37 поступает единичный импульс. В результате триггер 37 55 переходит из исходного состояние О.

1I I3 в состояние "1", и на выходе 38 таймера 9 появляется единичный сигнал. Од"новременно импульсом по входу ре8

6 гистра 36 его содержимое сдвигается на 1 разряд в сторону младших разрядов. В случае, если при этом единица появляется в младшем +1-м раз ояде

/ сдвигового регистра 36 т.е. на регистре 36 был зафиксироваH код "000 ...10), то единичный выход оп+1-го младшего разряда регистра 36 устанавливается в "1", единичный потенциал поступает на вход элемента задержки 40.

По истечении временного интервала, равного длительности кванта процессорного времени, на выходе элемента 40 появляется единичный сигнал, устанавливающий в "0" триггер 37, таким образом выход 38 таймера 9 устанавливается в "0". Одновременно сигналом с выхода элемента задержки 40 регистр

36 устанавливается в исходное состояние "000...00, а также устанавливается в "0" триггер 35, элемент И 34 закрывается, что препятствует поступлению импульсов с выхода генератора 33 на вход регистра 36 и вход триггера

37. Таким образом таймер 9 формирует на своем выходе 38 сигнал, равный длительности одного кванта процессорного времени в соответствии с поступившим по его управляющим входам кода с регистра 6.

Если сдвиг содержимого регистра

36 не привел к появлению единицы в

m+1-м разряде этого регистра, происходит следующее, По истечении временного интервала, равного кванту процессорного времени, через элемент И 34 на вход регистра 36 поступает следующий импульс с генератора 33 и содержимое регистра 36 сдвигается íà i разряд в сторону младших разрядов, и этот процесс повторяется до появления единицы в младшем m+1-м разряде регистра

36, в результате чего инициируются связанные с этим указанные действия, и выход 38 таймера устанавливается в

"0". Та ким образом, таймер 9 уста на вливает на своем прямом выходе единичный сигнал, соответствующий длительности tij, Параллельно код с выходов блока мультивибраторов 8 открывает элемент И 13 и на вход регистра 26 поступает сигнал "Выдача кода". С данного регистра снимается адрес задания, который через блок 31 элементов ИЛИ поступает на выходы 32 устройства. Это в совокупности с сигналом на выходе 10 устройства означает, что:L å задание включена в раба у сис гемы и ему выделяется определенное количество квантов в1,емени.

В регистрах 26 хранятся адреса заданий, обрабатываемых в текущий момент времени системой в режиме разделения времени, По завершении задания с номером i, на входе 28. i генерируется сигнал, устанавливающий в

"1" маркерный младший разряд регистра

26. 1. Тем самым открывается элемент

И 29 и по поступлении на второй вход этога элемента сигнала по входу 30, 1 на выходе элемента И 29 появляется 1 еди ни чный сМ гнал, ра зреша ющий за пис ь в регистр 26,i адреса нового задания, принимаемого системой к обслуживанию.

Код адреса поступает на регистр 26 „1 по входам 27, при этом младший, дополнительный бит кода адреса устанавливает в "О" младший разряд регистра 26. i.

При считывании кода с регист ра

26. i младший разряд мажет и г нори ро- 25 ваться. Оп в младшем разряде регистра 26, i запрещает запись информации в регистр 26,, при этot ос. (ществляется хранение на регистре 26, i адрес- задания или выдача этого адреса на инфар- Зо ма ционнье выходы реглст ра 26, i, Запись первых адресов производится следующим образом; генерируются сигналы последовательно на входах. 27 и 30. i, после чего на регистр 26. i. постуг,гет коп.

З ")

Запись адреса нового задания на регистр 26, 1 может прои зводит ься сразу же после завершения 1-го задания.

При этом процесс записи адреса нового задания на регистр 26. i не влияет на текущее состояние остальных элементов устройства.

По истечении времени j-ro сеанса обслуживания единич ый сигнал формируется на инверсном выходе таймера и сигнал Выдача кос,а" поступает на вход регистра 11 сброса„ Код с его выходов восстанавливает исходное (ну : .левое) состояние тpvггера 12,i. Процессор переходит к анализу состояния следующего задания„

Если задание не была готова. та указанные процесс ы не происходят, пра цессор не выделяе; времени этому зада=- нию и тут же переходит K анализу са(- "

55 таяния следующего заданиR., формул а изобретения

Устройство для обработки запросов, содержащее два дешифратора, блэк элементов l4jlN, три блока элементов И, элемент ИЛИ-HE; N регистров„группу из N триггеров (где И вЂ” число заданий), причем вход признака готовности задания устройства соединен с входом первого дешифратора, выход которого соединен с первым входом первого блока элементов И, второй вход и группа выходов которого соеди нены соответственно с входом сопровождения адреса устройства и единичными входами триггеров группы, выходы которых соединены с первой группой входов второго блока элементов И, выходы второго дешифратора соединены с входами элемента ИЛИ-НЕ, выход которого соединен с первым входом третьего блока элементов И, адресный вход устройства соединен с вторым входом третьего блока элементов И и информационным входом второго дешифратора, стробирующий вход которого соединен с входом чтения устройства, выходы старших разрядов регистров группы соединены с группой входов блока згементов ИЛИ, руппа выходов которого является группой выходов адреса задания устройства, группа выходов третьего блока элементов И является адресной группой выходов устройства, о т л ича ющееся тем, что, с целью расширения обпасти применения устройства за счет динамического распределения времени обслуживания заданий в режиме разделения времени, в него введены третий дешифратор, группа из

N счетчлков, группа из И сдвиговых регистров, регистр сброса, коммутатор программлруемый таймер, с третьего по пятый блоки элементов И, с nepEtot-o по третий блоки мультивибраторов, причем запросный вход устройства соединен с входам третьего дешифратора, выход которого соединен с входом первого блока мультивибраторов, группа выходов которого соединена соответственна с суммирующими входами счетчиков группы, прямые входы переполнения которых соединены с входами сдвига соответствующих сдвиговых регистров, выходы которых соединены с группой информационных вхо= дов коммутатора„ группа входов которого соединена с группой входов программируемого таймера, прямой выход которого является сигнальным выходом устройства, а инверсный соединен с входом сброса регистра сброса, 1688248 группа выходов которого соединена с входами сброса соответствующих триггеров группы, группа входов записи адреса устройства соединена с пер5 вой группой входов четвертого блока элементов И, группа выходов которого соединена с входами управления записью регистров группы, выходы младших разрядов которых соединены с второй группой входов четвертого блока элементов И, группа входов кода адреса устройства соединена с информационными входами старших разря.дов регистров группы, входы установки младших разрядов которых являются группой входов установки маркера устройства, выходы второго дешифратора соединены с второй группой входов второго блока элементов И и первой группой входов пятого блока элементов И, группа выходов которого соединена с входами управления чтением соответствующих регистров группы, выходы второго блока элементов И 25 соединены с единичными входами регистра сброса, первыми входами weстого блока элементов И, вторыми входами пятого блока элементов И и входами второго и третьего блоков мул ьтивибраторов, выход которого соединен с управляющим входом коммутатора и третьим входом пятого блока элемен- ь тов И, группа выходов второго блока мультивибраторов соединена соответственно с входами сброса счетчиков группы, инверсные выходы переполнения которых соединены с вторыми входами шестого блока элементов И соответственно, группа выходов которого соединена с входами сброса сдвиговых регистров группы.

2, Устройство по и, 1, о т л и ч а ю щ е е с я тем, что программируемый таймер содержит генератор импульсов, регистр сдвига, два триггера, элементы ИЛИ, И задержки, причем группа входов программируемого таймера соединена с группой информационных входов регистра сдвига и группой входов элемента ИЛИ, выход которого соединен с входом записи регистра сдвига и единичным входом первого триггера, выход которого соединен с вторым входом элемента И, второй вход и выход которого соединены соответственно с выходом генератора импульсов и входами установки второго триггера и сдвига регистра сдвига, выход которого через элемент задержки соединен с входами сброса первого и второго триггеров и регистра сдвига, прямой и инверсный выходы второго триггера я вля ются прямым и инверс ным выходами программируемого таймера .

Составитель М.Сорочан

Техред Л.Олийнык, Корректор С.Шекмар

Редактор С.Лисина

Заказ 3709 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Иосква, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат Патент, г. Ужгород, ул. Гагари а, н 11

Г ина 101