Компаратор напряжений

Компаратор напряжений

Иллюстрации

Показать все

Реферат

 

Изобретение относится к импульсной технике и может быть использовано при пост роении аналого-цифровых систем, выполненных по КМОП технологии. Цель изобретения - расширение области применения . Компаратор напряжения содержит входной дифференциальный каскад 1, выполненный на дифференциальной паре рканальных транзисторов 2 и 3, р-канальном транзисторе генератора 4 тока, дополнительные синхронизирующие р-канальные транзисторы 5 и 6. нагрузочное токовое зеркало на n-канальных транзисторах 7 и 8, блок 9 фиксатора на n-канальных транзисторах 10-12, источник 13 положительного питающего напряжения, источник 14 отрицательного питающего напряжения, источник 15 опорного напряжения, первую входную шину 16, вторую входную шину 17, шину 18 синхроимпульсов, выходные шины 19 и 20. Отсутствие шунтирования выходных узлов (выходных шин) транзисторами 7 и 8 позволяет получить большой размах выходных напряжений при использовании транзисторов 10-12 с минимальным отношением ширины канала к его длине. Это позволяет сократить площадь кристалла компаратора и, следовательно, повысить степень интеграции всего кристалла, что обеспечивает повышение быстродействия и упрощение, т.е. расширяет область применения . 1 ил. И

соков сов тских

СГЯ ИЯЛИСТИ -йСКИХ

РГСПУЬЛИК

ГОСУДЛРСТВЕННЫИ КОМИТЕТ

ПО И.ЗОБРE I EHVIRM И ОТКРЫТИРМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Q !

5 - Ц 6 ()g

20 (21) 4708449/21

Ф (22) 21.06.89 (46) 30.10.91. Бюл. М 40 (71) Новосибирский электротехнический институт связ«им, Н.Д.Псурцева (72) А.Е.Втюрин, И.В.Ситняковский и Д.Л.Шлемин (53) 62 Ф".374.33 (088.8) (56) Патент США М 4511810, кл, Н 03 К 5/24, 1982. (54) КОМПАРАТОР НАПРЯЖЕНИЙ (57) Изобретение относится к импульсной технике и может быть использовано при построении аналого — цифровых систем, выполненных по КМОП технологии. Цель изобретения — расширение области применения. Компаратор напряжения содержит входной дифференциальный каскад 1, выполненный на дифференциальной паре рканальных транзисторов 2 и 3, р-канальном транзисторе генератора 4 тока, дополни„„SU „„1688398 А1 (я)л Н 03 К 5/24, G 05 В 1/01 тельные синхронизирующие р-канальные транзисторы 5 и 6, нагрузочное токовое зеркало на и-канальных транзисторах 7 и 8, блок 9 фиксатора на п-канальных транзисторах 10-12, источник 13 положительного питающего напряжения, источник . 14 отрицательного питающего напряжения, источник 15 опорного напряжения, первую входную шину 16, вторую входную шину 17, шину 18 синхроимпульсов, выходные шины

19 и 20. Отсутствие шунтирования выходных узлов (выходных шин) транзисторами 7 и 8 .позволяет получить большой размах выходных напряжений при использовании транзисторов 10 — 12 с минимальным отношением ширины канала к его длине, Это позволяет сократить площадь кристалла компаратора и, следовательно, повысить степень интеграции всего кристалла, что обеспечивает повышение быстродействия и упрощение, т.е. расширяет область применения. 1 ил.

1688398

20

35

50

Изобретение относится к импульсной технике и предназначено дпя использования в аналого-цифровых системах различного назначения, выполненных по КМОП технологии быстродействующих БИС и СБИС, Цель изобретения — расширение области применения за счет уменьшения емкости выходных узлов, На чертеже изображена принципиальная электрическая схема предлагаемого компаратора напряжений, на которой под

МОП-транзисторами с каналами первого типа проводимости подразумеваются р-канальные МОП-транзисторы, под

МОП-транзисторами с каналами второго типа проводимости подразумеваются и-канальные МОП-транзисторы, а под первой шиной источника питания — отрицательная шина источника питания.

Кампаратор напряжений содержит входной дифференциальный каскад 1, выполненный на дифференциальной паре рканальных транзисторов 2 и 3, р-канальном транзисторе генератора 4 тока, дополнительные синхронизирующие р-канальные транзисторы 5 и 6, нагруэочное токовое зеркало на и-канальных транзисторах 7 и 8, а также блока 9 фиксатора на и-канальных транзисторах 10 — 12, источник 13 положительного питающего напряжения, источник

14 отрицательного питающего напряжения, источник 15 опорного напряжения, первую входную шину 16, вторую входную шину 17, шину 18 синхроимпульсов, выходные шины

19 и 20. При этом входной дифференциальный каскад состоит иэ генератора 4 тока, выполненного на МОГ!-транзисторах с каналом первого типа проводимости, дифференциальной пары МОП-транзисторов 2 и 3 с каналами первого типа проводимости, нагрузки в виде токового зеркала на МОПтранзисторах 7 и 8 с каналами второго типа проводимости и блок 9 фиксатора, содержащий синхрониэирующий МОП-транзистор

12 с каналом второго типа проводимости, исток которого подключен к первой шине источника 14 питания, затвор подключен к шине 18 синхроимпульсов. а сток соединен с истоками двух МОП-транзисторов 10 и 11 с каналами второго типа проводимости, при этом затвор и сток первого из этих транзисторов 10 подключен к стоку и затвору соответственно второго из этих транзисторов

11, причем стоки последних двух транзисторов.10 и 11 подключены к стокам транзисторов 2 и 3 дифференциальной пары и к выходным шинам устройства, два дополнительных синхронизирующих МОП-транзистора 5 и 6 с каналами первого типа проводимости, истоки которых соединены со стоками транзисторов 2 и 3 дифференциальной пары, а стоки — со стоками транзисторов 7 и 8 токового зеркала, при этом затворы дополнительных синхронизирующих транзисторов 5 и 6 подключены к шине

18 синхроимпул ьсов.

Компаратор напряжений работает следующим образом.

Предположим, что на шине 18 синхроимпульсов имеется низкий логический уровень. При этом транзисторы 5 и 6 открыты и не оказывают влияния на работу дифференциального каскада 1, так как сопротивление канала открытого МОП-транзистора пренебрежимо мало по сравнению с динамическим сопротивлением нагрузки токового зеркала, Разность уровней напряжений на выходных шиках 19 и 20 соответствует усиленной разности входных сигналов, поданных на затворы транзисторов шин 16 и 17.

В момент подачи на шину 18 синхроимпульса транзисторы 5 и 6 закрываются, устраняя таким образом шунтирование выходных шин 19 и 20 транзисторами 7 и 8. При этом транзистор 12 фиксатора открывается и фиксатор срабатывает, устанавливая на выходных шинах 19 и 20 логические уровни, соответствующие разности входных напряжений, Так как при подаче синхроимпульса отсутствует шунтирование выходных шин транзисторами токового зеркала, как указывалось выше, то весь ток транзистора генератора 4 протекает либо через транзисторы

10 и 12, либо 11 и 12, в зависимости от полярности разности входных напряжений.

Другими словами, один из транзисторов 10 или 11 закрыт, следовательно, на его стоке установится уровень напряжения, близкий к напряжению источника 13 питания. Соответственно другой из указанных транзисторов находится в ненасыщенном состоянии и сопротивление его канала значительно меньше, чем сопротивление канала одного из транзисторов 2 и 3 и транзистора генератора 4, работающих в режиме насыщения.

Это означает, что на соответствующей выходной шине устанавливается уровень напряжения, близкий к напряжению источника 14 питания. Отсутствие шунтирования выходных шин транзисторами 7 и 8 позволяет получить большой размах выходных напряжений при использовании транзисторов 10 — 12 с минимальным отношением ширины канала к его длине

Это позволяет сократить площадь кристалла ИС, занимаемую компаратором и, следовательно, повысить степень интеграции всего кристалла. Кроме того, при этом значительно уменьшается емкость выходных шин, следовательно, повышается быст1688398

Составитель Н. Маркин

Редактор M. Кобылянская Техред M,Mîðãåíòýë Корректор Н. Король

Заказ 3717 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5

Производственно-издательский комбинат "Патент", г. Ужг род, ул. Гагарина, 101 родействие, что позволяет отказаться от разрядки емкостей выходных шин при помощи подключения МОП-транзистора между выходными шинами и использования генератора импульсов разрядки. Разрядка указанных шин происходит достаточно быстро через транзисторы 5, 7 и 6, 8 после установления на шине 18 низкого логического уровня.

Формула изобретения

Компаратор напряжений, содержащий входной дифференциальный каскад, состоящий из генератора постоянного тока, выполненного на МОП-транзисторе с каналом первого типа проводимости, дифференциальную пару МОП-транзисторов с каналами первого типа проводимости, затворы которых подключены к входным шинам компаpampa, нагрузки в виде токового зеркала на

МОП-транзисторах с каналами второго типа проводимости, истоки которых подключены к первому источнику напряжения питания, и блок фиксатора, содержащий синхронизирующий МОП-транзистор с каналом второго типа проводимости, исток которого подключен к первому источнику напряжения пита5 ния, затвор соединен с шиной синхроимпульсов, а сток соединен с истоками двух МОП-транзисторов с каналами второго типа проводимости, затвор и исток первого из которых подключены к стоку и

10 затвору соответственно второго из этих транзисторов, а стоки подключены к стокам транзисторов дифференциальной пары и выходным шинам устройства, о т л и ч а юшийся тем, что, с целью расширения

15 области применения, в дифференциальный каскад введены два дополнительных синхрониэирующих МОП-транзистора с каналами первого типа проводимости, истоки которых подключены к стокам транзисторов.

20 дифференциального каскада, стоки — к стокам транзисторов токового зеркала, а затворы подключены к шине синхроимпульсов,