Устройство сопряжения интерфейсов разной разрядности

Устройство сопряжения интерфейсов разной разрядности

Иллюстрации

Показать все

Реферат

 

Изобретение относится к вычислительной технике и может быть использовано для сопряжения устройств разной разрядности , а именно, когда одно устройство имеет шины большей разрядности, чем другое, и не обязательно разрядность их кратка между собой, в частности для преобразования кода в код интерфейса. Цель изобретения - упрощение устройства. Устройство содержит группу регистров 1-1... 1N (N - разрядность слова сопрягаемого интерфейса), элемент 2 четности/нечетности, коммутатор 3, блок синхронизации, образованный счетчиками 4,5, элементами НЕ 6,7, триггерами 8, 9, элементом И-НЕ 10, дешифратором 11, выходной формирователь 12 импульсов, вход 13 пуска устройства, вход 14 синхронизации устройства, вход 15 устройства для подключения к шинам первого интерфейса, выход 16 устройства для подключения к шинам второго интерфейса. 2 ил, Ё О 00 Ч) Ч) с ю

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

ГОСУДАРСТВЕН ЫИ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4778399/24 (22).17.10.89 (46) 07.11.91. Бюл. М 41 (71) Научно-исследовательский институт

"Квант" (72) А.Н.Фойда, О,А.Радченко и Л.И.Кравченко (53) 681,3 (088.8) (56) Авторское свидетельство СССР

l+ 1462329, кл. G 06 F 13/00, 1987.

Авторское свидетельство СССР

ЛЬ 1365088, кл. G 06 F 13/00, 1986. (54) УСТРОЙСТ80 СОПРЯЖЕНИЯ ИНТЕРФЕЙСОВ РАЗНОЙ РАЗРЯДНОСТИ (57) Изобретение относится к вычислительной технике и может быть использовано для сопряжения устройств разной разрядности, а именно, когда одно устройство име„„, Ж „„1689962 А1 ет шины большей разрядности, чем другое, и не обязательно разрядность их кратна между собой, в частности для преобразования кода в код интерфейса, Цель изобретения — упрощение устройства. Устройство содержит группу регистров 1-1...1Гч (N — разрядность слова сопрягаемого интерфейса), элемент 2 четности/нечетности, коммутатор 3, блок синхронизации, образованный счетчиками 4, 5, элементами НЕ 6, 7, триггерами 8, 9, элементом И-НЕ 10, дешифратором 11, выходной формирователь 12 импульсов, вход 13 пуска устройства, вход

14 синхронизации устройства, вход 15 устройства для подключения к шинам первого интерфейса, выход 16 устройства для подключения к шинам второго интерфейса. 2 ) ил, 1689962 - 4

50

Изобретение относится к вычислительной технике и может быть использовано для сопряжения устройств разной разрядности, а именно когда одно устройство имеет шины большей разрядности, чем второе, и не обязательно разрядности их кратны, в частности для преобразования кода в код интерфейса.

Цель изобретения — упрощение устройства.

На фиг. 1 показано устройство сопряжения интерфейсов раз ой разрядности; на фиг. 2 — временные диаграммы работы устройства.

Устройство (фиг. 1) содержит группу регистров 1-1...1N (где И вЂ” разрядность слова

- сопрягаемого интерфейса), элемент 2 контроля четности-нечетности, коммутатор 3, блок синхронизации, образованный счетчиками 4 и 5, элементами HE 6 и 7, триггерами

8 и 9, элементом И-НЕ 10, дешифратором

11, выходной формирователь 12 импульсов, вход 13 пуска устройства, вход 14 синхронизации устройства, вход 15 устройства для подключения к шинам первого интерфейса, выход 16 устройства для подключения к шинам второго интерфейса.

Устройство работает следующим образом.

Предположим, при включении питания в момент ТО устройство находится в исходном состоянии, содержимое регистров 11...1-й может быть произвольным, также в . произвольном состоянии могут находиться счетчики 8 и 9. В момент Т1 на вход 13 приходит первый отрицательный импульс отбора приема кода в регистры с шин 15 первого интерфейса, Отрицательный импульс с входа 13 поступает на единичный вход триггера 8 и устанавливает его в состояние "1", а также, пройдя через элемент НЕ

6 и элемент И-НЕ 10, устанавливает оба счетчика 4 и 5 в нулевое состояние. Высокий потенциал на единичном выходе триггера 8 поступает на управляющий вход всех регистров и по отрицательному сигналу на шине

13, который поступает на вход разрешения записи С2 регистров, разрешает прием параллельного кода с шин первого интерфейса в регистры. На выходах регистров с момента Т1 присутствует многоразрядный код, который необходимо передать. На входы старших разрядов регистра поступают младшие разряды кода первого интерфейса. Выходы старших разрядов регистров(Кразрядный код) поступают на входы элемента четности-нечетности и в зависимости от потенциалов на его управляющих входах и на входах данных, т.е. четный или нечетный Й-разрядный код íà его входе, на

30 выходе элемента 2 формируется определенный потенциал. Кроме того, выходы старших разрядов регистров поступают на входы данных (начиная с третьего) коммутатора 3. На первый вход коммутатора поден потенциал "1"„а на второй "0", На вход 14, который соединен с входом С счетчика 4, поступает кварцованная частота. На выходе счетчика после ьремени, равного половине периода сигнала, на выходе старшего разряда появляется а момент ТЗ высокий потенциал, который, пройдя через элемент НЕ

7, устанавливает триггер 8 в нулевое состояние, а, поступал на вход советчика 5, устанавливает в "1" его младший разряд. Код с выходов счетчика 5 поступает на адресное входы коммутатора 3, и на его выходе появляется потенциал, присутствующий на его входе 01, т.е. потенциал нуля, этот потенциап инвертируется на выходн м элементе и на выходе 16 в момент Т3 появляется высокий потенциал, который является началом стартового импульса. Затеи в момент Т5 на выходе второго разряда счетчика появляется "1", а на выходе первого разряда счетчика

"0", Коммутатор 3 передаст на выход потенциал со следующего входа (входа 02), Этот потенциал, поступающий со старшего разряда регистра 1-1, соответствует младшему разряду кода первого интерфейса. Предположим, что в младшем разряде (01) кода первого интерфейса была "1", то тогда на выходе элемента 3 в момент Т5 появится высокий потенциал, а на выходе 16 формирователя 12 — низкий. В дальнейшем частота кварцевого генератора поступает на вход

14 счетчика 4, на выходе которого продолжают появляться импульсы, которые считает счетчик 5, и сигналы с выхода счетчика 5 последовательно подключают на выход ком-. мутатора 3 потенциал, присутствующий на остальных его входах данных, т.е. подключает старшие разряды остальных регистров, а затем выход элемента четности-нечетности. В момент Т23 на счетный вход счетчика

5 приходит в рассматриваемой временной диаграмме фиг. 2 (вариант выполнения устройства преобразования многоразрядного кода первого интерфейса в 8-разрядный код рторого интерфейса типа стык С2 с одним стартовым импульсом, одним битом контроля четности и одним стоповым битом} одиннадцатый импульс и на выходе младшего разряда счетчика 5 появляется положительный потенциал, который приводит к тому, что на одном из выходов дешифратора 11, подсоединенного к триггеру 9, появляегся низкий потенциал, который устанавливает триггер 9 в состояние "1". На нулевом выходе триггера 9 появляется низкий потен1689962 циал, который поступает на вход элемента

1Q и вызывает на его выходе высокий потенциал, устанавливающий в "0" счетчик 7.

Низкий потенциал с нулевого выхода триггера 9 поступает также на управляющий 5 вход (синхрониэирующий вход С1) регистров, который вызывает сдвиг информации во Всех регистрах, так как на управляющем входе Ч Всех регистров в этот момент действует низкий потенциал, разрешающий па- 10 следовательный сдвиг.

В момент Т25 на выходе счетчика 4 появляется низкий потенциал, который устанавливает в "0" триггер 9. С момента Т23 до момента Т26 все разряды счетчика 5 нахо- 15 дятся в состоянии "О", и коммутатор 3 передает на выход потенциал, присутствующий на первом входе DD, т.е. высокий потенциап, который вызывает на выходе 16 элемента 12 низкий потенциал, т.е. стапавый бит 20 кода интерфейса стык С2. В момент Т26 на вход счетчика 5 приходит следующий положительный импульс с выхода счетчика 4 и на

Выход коммутатора GHQBa каммутируется потенциал "0" с входа D1, затем информа- 25 ционный кад следу ащих разрядов регистров, затем бит контроля четности и стопавый бит, т.е. картина повторяется. Затем снова появляется низкий отрицательный импульс на выходе дешифратора 11, и 30 снова происходит сдвиг на один разряд содержимого всех регистров, Картина повторяется, пока не будет передан весь

M-разрядный параллельный кад, поступивший с первого интерфейса. Затем приходит 35 следующий отрицательный импульс на вход

13, и следующий многоразрядный параллельный код с первого интерфейса запоминается в регистрах и начинает передаваться последовательно на выход 16. 40

Таким образом, благодаря rtðèìåíåíèto сдвиговых регистров, коммутатора, двух счетчиков и схемы контроля четности-нечетности удалось применением малого объема аппаратуры преобразовать код и передать

его, так как в устройстве осуществлен контроль четности каждой N-разрядной кодовой посылки, Формула изобретения

Устройство сопряжения интерфейсов разной разрядности. содержащее коммутатор, группу регистров, элемент контроля четна"ти-нечетности и блок синхронизации, пр;.чем группа выходов регистгэв группы соединена с информационными входами элемента контроля четности-нечетнасти,. адресные входы коммутатора соединены с группой адресных выходов блока синхронизации,отличающееся тем,чта,сцелью уп ращения, уст.ройство содержит выходной формирователь импульсов, причем инфарма ионные входы регистров группы явля котся информационными входами устройства для подключения к шинам первого интерфейса, группа выходов регистров группы соединена с группой информационных входов коммутатора, выходы которого через выходной формирователь импульсов явлглатся выходами устройства для подключения к шинам второго интерфейса, инвер сный выход элемента четности-нечеткости

"оединвн с первым входом . коммутатора, второй и третий информационные входы которого подключены соответственно к шинам нулевага и единичного потенциала устройства, вход пуска устройства соединен с входом разрешения записи регистров группы и с входом сброса блока синхронизации, первый и второй выходы синхронизации которого соединены соответственно с входами разрешения регистров группы и с входами синхронизации регистров группы, вход синхронизации плака синхронизации соединен с синхровходом устройства.

1689962

Составитель А.Сиротская

Редактор С.Патрушева Техред M.Ìîðãåíòàë Корректор С.черни

Заказ 3815 Тираж Подписное.

ВНИИПИ Государственного комитета по изобретениям и открмтиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101