Устройство корректировки фазы для схем синхронизации

Устройство корректировки фазы для схем синхронизации

Иллюстрации

Показать все

Реферат

 

Изобретение относится к импульсной технике и технике связи и может быть использовано для коррекции фазы процесса за счет добавления в корректируемую последовательность , имеющую высокие требования к положению переднего фронта и длительности импульсов, дополнительных (корректирующих) импульсов, например, при работе с времяэадающими импульсами . Цель изобретения - повышение точности и увеличение быстродействия - достигается введением тактового генератора 5. Устройство также содержит триггеры 1, 10 и 11, суммирующий 2 и вычитающий 3 счетчики, элементы ИЛИ 4 и 12, элементы И 6-8 и инвертор 9. 2 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

ЕТЕНИЯ ти

/70 ч

ГОСУДАРСТВЕ0НЫИ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБР

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4706315/21 (22).14.06.89 (46) 15.11.91.Бюл. М 42 (72) А.Б,Лаврищев, (53) 681.3(088.8) (56) Командровская H.È. Основные устройства электронных вычислительных машин и вычислительных систем. — "Статистика", . 1975, с. 69, рис. 4.4;

Авторское свидетельство СССР

М 1127083, кл. Н 03 К 5/156, 1983. (54) УСТРОЙСТВО КОРРЕКТИРОВКИ ФАЗЫ ДЛЯ СХЕМ СИНХРОНИЗАЦИИ (57) Изобретение относится к импульсной технике и технике связи и может быть ис„„. Ж„„1691937 А1 (5i)5 Н 03 К 5/156, 5/19 пользовано для коррекции фазы процесса эа счет добавления в корректируемую последовательность, имеющую высокие требования к положению переднего фронта и длительности импульсов, дополнительных (корректирующих) импульсов, например, при работе с времязадающими импульсами. Цель изобретения — певывение точности и увеличение быстродействия— достигается введением тактового генератора 5. Устройство также содержит триггеры

1, 10 и 11, суммирующий 2 и вычитающий 3 счетчики, элементы ИЛИ 4 и 12, элементы И

6 — 8 и инвертор 9. 2 ил.

1691937

Изобретение относится к импульсной технике и технике связи и может быть использовано для коррекции фазы процесса за счет добавления в корректируемую последовательность, имеющую высокие требования к положению переднего фронта и длительности импульсов, дополнительных (корректирующих) импульсов, например, при работе с времязадающими импульсами;

Цель изобретения — повышение точности и увеличение быстродействия.

На фиг.1 приведена блок-схема устройства корректировки фазы для схем синхронизации; на фиг.2 — временная диаграмма его работы.

Устройство корректировки фазы содержит первв|й триггер 1, суммирующий 2 и вычитающий 3 счетчики, второй элемент

ИЛИ 4, тактовый генератор 5, второй 6, третий 7 и первый 8 элементы И, инвертор 9, второй 10 и третий 11 триггеры и первый элемент ИЛИ 12. Вход корректирующей последовательности устройства соединен с Rвходом первого триггера 1, выход которого соединен с синхровходом суммирующего счетчика 2. Выходы суммирующего счетчика

2 соединены с соответствующими информационными входами вычитающего счетчика

3, выходы которого соединены с соответствующими входами второго элемента ИЛИ 4.

Выход второго элемента ИЛИ 4 соединен с

r.åðâûM входом первого элемента И 8, выход которого соединен с входом инвертора 9 и пеовым входом первого элемента ИЛИ 12.

Выход интертора 9 соединен с синхровходом вычитающего счетчика 3. Вход установки исходного состояния устройства соединен с R-входами суммирующего счетчика 2 и вычитающего счетчика 3. Выход второго элемента И 6 соединен с входом параллельной записи суммирующего счетчика 2. Выход третьего элемента И 7 соединен с входом параллельной записи вычитающего счетчика 3. Первый тактовый выход актового генератора 5 соединен с первым входом второго элемента И 6 и вторым входом первого элемента И 8. Второй тактовый выход тактового генератора 5 соединен c R-входом третьего триггера 11. Третий тактовый выход тактового генератора 5 соединен с синхровходом первого триггера

1, первым входом третьего элемента И 7 и синхровходом второго триггера 10. Вход корректируемой последовательности устройства соединен с вторым входом первого элемента ИЛИ 12 и R-входом второго триггера 10. Выход второго триггера 10 соединен с синхровходом третьего триггера 11.

Выход третьего триггера 11 соединен с вторым входом второго элемента И 6 и вторым входом третьего элемента И 7. Информационные входы суммирующего счетчика 2 соединены с шиной нулевого потенциала схемы устройства. Информационные входы

5 первого 1, второго 10 и третьего 11 триггеров соединены с шиной единичного потенциала схемы устройства. Выход первого элемента ИЛИ 12 соединен с выходом устройства.

10 Первый 1, второй 10 и третий 11 триггеры являются О-триггерами (Π— информационный вход; С вЂ” синхровход). В качестве

D-триггера можно использовать микросхему 564ТМ2, Суммирующий 2 и вычитающий

15 3 счетчики являются счетчиками с параллельной записью информации, которая осуществляется с информационных (О) входов при подаче на вход параллельной записи (RE) высокого уровня. Счет (сложение/вычи20 тание) осуществляется по переднему фронту сигнала на синхровходе (С) счетчика, R-вход служит для обнуления счетчика и имеет наибольший приоритет (в качестве счетчиков можно использовать микросхему

25 564 ИЕ11}.

Емкость суммирующего 2 и вычитающего 3 счетчиков должна бытЬ не менее, чем 1

+ й, где N — отношение максимальной частоты следования импульсов на вход «оррек30 тирующей последовательности к частоте следования импульсов на вход корректируемой последовательности устройства.

Тактовый генератор 5 должен формировать три тактовых последовательности, по35 ступающих в устройство с первого— третьего тактовых выходов тактового генератора 5 соответственно. Между разноименными тактами должны быть интервалы, Частота следования тактов должна быть.

40 больше, чем N+ 1/Т для того, чтобы устройство успевало сформировать все корректирующие импульсы между двумя соседними импульсами корректируемой последовательности, где N — отношение максималь45 ной частоты следования импульсов на вход корректирующей последовательности к частоте следования импульсов на вход корректируемой последовательности устройства; Т вЂ” временной интервал между импульсами

50 корректируемой последовательности, В качестве схем, реализующих функции И, ИЛИ, HE (инверсию), можно использовать микросхемы любых серий (например, 564).

Устройство корректировки фазы для

55 схем синхронизации работает следующим образом.

При подаче импульса на вход установки исходного состояния устройства (фиг.2. а) последний обнуляет счетчики 2 и 3, если они находились не в нулевом состоянии (фиг,2, 1691937 поступившим на вход корректируемой последовательности устрОйства. Описание работы устройства приведено для положительной логики (наличию сигнала соответствует высокий уровень). 5

Формула изобретения

Устройство корректировки фазы для схем синхронизации, содержащее первый и второй элементы И, первый элемент ИЛИ, вход корректирующей последовательности, 10 вход корректируемой последовательности, первый — третий триггеры, выход nepaoro элемента И соединен с первым входом первого элемента ИЛИ, а выход первого элемента ИЛИ соединен с выходом устройства, 15 о т л и ч а ю щ е е с я тем, что, с цельк> повышения точности и увеличения быстродействия, в устройство введены тактовый генератор, при этом первый тактовый выход тактового генератора соединен с вторым 20 входом первого элемента И, суммирующий и вычитающий счетчики, третий элемент И, второй элемент ИЛИ и инвертор, при этом вход корректирующей последовательности устройства соединен с R-входом первого 25 триггера, выход которого соединен с синхровходом суммирующего счетчика, а выходы последнего — с соответствующими информационными входами вычитающего счетчика, выходы вычитающего счетчика со- 30 единены через второй элемент ИЛИ с первым входом первого элемента И, выход которого через инвертор соединен с синхровходом вычитающего счетчика, R входы суммирующего и вычитающего счетчиков соединены с входом установки исходного состояния устройства, вход параллельной записи суммирующего счетчика соединен с выходом второго элемента И, а вход параллельной записи вычитающего счетчика — с выходом третьего элемента И, первый тактовый выход тактового генератора соединен с первым входом второго элемента И, его второй тактовый выход — с

R-входом третьего триггера, а третий тактовый выход тактового генератора — с синхровходами первого и второго триггеров и первым входом третьего элемента И, причем вход корректируемой последовательности устройства соединен с вторым входом первого элемента ИЛИ и R-входом второго триггера, выход которого соединен с синхровходом третьего триггера, а выход третьего триггера соединен с вторыми входами второго и третьего элементов И, информационные входы суммирующего счетчика соединены с шиной нулевого потенциала, информационные входы первого, второго и третьего соединены с шиной единичного потенциала, Составитель Е.Сурков

Техред M.Ìîðãåíòàë

Редактор А.Лежнина

Корректор М.Шароши

Заказ 3933 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж 35, Раушская наб., 4/5

Производственно-издательский комбинат "Патент", r. Ужгород, ул.Гагарина, 101

ССф O

Ю Q

W oc

66 сэ

:З Сз л %э с м

О3 "в

З g) я% 4 фОЯ 4 р ф

Я Е Е ф ф Есъ Д вЂ” Г cpu

Ьъ Ефо Р9 Е4 9 Е

Ц ас <с Ю в Фэ ф» оъ «» ф, з

° -Ъ > >ф<-э

o «, о

В C < =мъ

e e oeaa Я

<МЪ l <ЕЪBC оСс v