Устройство контроля и управления реконфигурацией резервированной системы

Устройство контроля и управления реконфигурацией резервированной системы

Иллюстрации

Показать все

Реферат

 

Изобретение относится к вычислительной технике и может быть применено при разработке резервированных систем контроля и управления повышенной надежности , а также адаптивных резервированных систем. Цель изобретения - повышение разрешающей способности и быстродействия достигается введением управляемых мажоритарных элементов, программированной логической матрицы, дешифратора теста, первого и второго дешифратора конфигурации , дешифратора отказа, первого и второго счетчиков конфигурации, группы триггеров, установки в мажоритар п,ервой, второй и третьей групп триггеров отказа Споков, триггера отказа, триггера частичного отказа , триггера установки исходного состояния , формирователя импульса, линии задержки, первого, второго и третьего коммутаторов каналов, первого, второго и третьего блоков элементов И, первой, второй и третьей групп элементов И. первой, второй и третьей, четвертой, пятой и шестой групп элементов ИЛИ, пятого, шестого, седьмого, восьмого, фетьего, четвертого, пятого, шестого, седьмого, восьмого девятого элементов, ИЛИ. Устройство также содержит постоянное запоминающее устройство, генератор тактовых импульсов, управляемый, мажоритарный элемент, первый , второй, третий элементы свертки по модулю два, счетчик адреса, счет1 ни зремени выполнения тест-команды, триггер пуска , первый и второй триггеры конфигурации, триггер начала . еста, первый и второй элементы И, первый элемент ИЛИ. 8 ил. {/) С 2 о о

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

ГОСУДАРСТ В Е ННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И OTKPblTVIRM

Г!РИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (0

l чо

О (21) 4696054/21 (22) 24.05.89 (46) 15.11.91. Бюл. N. 42 (72) В.Г1,Тищенко, В.С.Харченко, С.В.Терещенков, Г.Н,Тимонькин, С.Н,Ткаченко и

А.О, Овечкин (53) 621,374(088.8) (56) Авторское свидетельство СССР

М. 1040632, кл. Н 05 К 10/00, 1983.

Авторское свидетельство СССР

N". 1295989, кл. Н 05 К 10/00, 1985. (541УСТРОЙСТВО КОНТРОЛЯ И УПРАВЛЕl-! ИЯ РЕКОНФИГУРАЦИЕЙ РЕЗЕРВИРОВА iHOM СИСТЕМЫ (57) Изобретенле относится к вычислительI;o. I технике и может быть применено при разработке резервированных систем контроля v. управления повышенной надежности, а также адаптивных резервированных систем. Цель изобретения — повышение разрешающей способности и быстродействия достигается введением управляемых мажоритарных элементов, программированной лог.«.ес..ай» атрицы, дешлфратора теста, первого и второго дешифратора конфигураИзобретение относится к вычислительной технике и может быть применено при разработке резервированных систем контl роля и управления повышенной надежности, а также адаптивных резервиоаванных систем.

Цел ью изобретения я вля ется повышение разрешающей способности и быстродействия, Сущность изобретения состоит s:

„„. Ю„„1691990 А1

l 03 К 5/01 ции, дешифратора отказа, первого и второго счетчиков конфигурации, группы триггеров, установки в мажоритар первой, второй и третьей групп триггеров огказа блоков. триггера отказа, триггера частичного отказа, триггера установки лсходнаго ".îñòîÿния, формирователя импульса, линии задержки, первого, второго и третьего коммутаторов каналов, первого, второго и третьего блоков элементов И, первой. второй и третьей групп элементов И, первой, второй и третьей, четвертой, пятой и шестой

Групп элементов ИЛИ, ilHTol о. шестого, седьмого, восьмога, .ретьего, четвеотаго, пятого, шестого, се;,ь;-;ого, восьмого девятага элементов, ИЛИ. УсfройсTBo также содержит по тая нное запои;.,aloùåâ устройство, I eHepaTop так говых импульсов, управляемый мажоритарнь и элемент, nepBblVi, BTOPOi»I, ТРЕТИЙ 3;let10»iTI»f СВЕPT KI»I lo модулю два, счетчик адреса, счет ик времени выполнения тест-команды, триггер пуска, первый и второй тоиггеры конфигурации, триггер начала .еста, первый и в-арой элементы И, первый элемент ИЛИ.

6 ил. — повышении глубины диагностирования и обеспечении возмо.кности формирования работоспособной конфигурации при наличии отказов во всех каналах резервированной системы, если отказ произошел не по вине одного и того же блока всех трех каналов; — уменьшении времени нахождения работаспссабнай конфлгурации резервированной cèñòåìû,; ак как в устройстве проверяется работоспособность мажари1691990

10 тарной (частично-мажоритарной) конфигурации, и если она работоспособна, то проверка заканчивается, а если нет, то оптимальным образом находится первая работоспособная одноканальная конфигурация, а затем осуществляется попытка геревода его по группам резервируемых боков (слоям) в мажоритарный режим, Под термином "оптимальным образом" понимается следующая процедура поиска работоспособной конфигурации;

Поканальная (канал А, канал Б, канал В) проверка работоспособности системы, Здесь и в дальнейшем„принимается следующее — если результаты проверки любой одноканальной конфигурации положительны, то эта работоспособная конфигурация фиксируется счетчиком и преобразователем 7, дальнейший поиск в данном прерывании, работоспособных конфигураций не производит. При проведении трех поканальных проверок получается положительный результат, если в мажоритарной системе нет отказавших блоков во всех трех каналах.

Группа из 6 и проверок (n — количество резервируемых слоев системы) работоспособности системы. В каждой из этих проверок опредляется работоспособность одного из каналов, с заменой B нем одного из резервируемых слоев на однотипный соседнего канала. При проведении этих проверок получается положительный результат, если в системе хотя бы в одном канале имеется не более одного отказавшего блока, и конецно, если работоспособная конфигурация вообще существует. Таким образом, при проведении этих проверок гарантировано нахождение работоспособной конфигурации резервированной системы. если в ней имеется до пяти отказавших блоков.

Проводятся проверки методом полного перебора одноканальных конфигураций, исключая уже проверенные, неработоспособные, Эта группа проверок дает положительный результат, если в системе имеется хотя бы одна работспособная конфигурация.

В табл.1 приводится г1оследсвате::ьность првоеряемых на работоспособность конфигураций для трехслойной резервированной системы.

Устройство позволяет также использо* вать результаты предыдущих тестирований с целью уменьшения времени нахождения работоспособной конфигурации. Так, например, если 8-я конфигурация в I-м прерывании дает положительный результат (табл.1). а проверки 1-й — 7-й, проведенные раньше, отрицательны, то очевидно, при

55 сравнении конфигураций в третьей и восьмой проверках, что в первом сечении отказывает блок 6. Этот факт фиксируется в!-м прерывании и при поиске работоспособной конфигурации в 1+1-м и последующих прерываниях проверки конфигураций блока Б в первом сечении проводиться не будет(проверки 9, 10, 18, 20, 24 и 28), Если, например, в l+1-м прерывании проверка 16дает положительный результа, то по результатам сравнения проверки 16 с проверками 2, 7, 11 и 12 видно, что отказывают резервированнь:е блоки: в третьем сечении канала А и канала Б, во втором сечении канала В и в первом сечении канала

В. Таким образом, с учетом результатов I-ro и i+1-ro прерывания при возникновении следующего отказа в I+2-м прерывании проверяется единственно возможная работоспособная конфигурация: канал А в первом сечении, канал Б во втором, канал В в тре ьем (проверка 27), Если отказ происходит только в одном из блоков группы резервируемых блоков, то на этом уровне сохраняется .мажоритарная структура, На фиг.1 представлена функциональная схема предлагаемого устройства; на фиг.2— функциональная схема управляемого мажоритарного злемента: на фиг.3 — функциональная схема преобразователя номера проверок в код конфигурации, которую можно реализовать на программируемой логической матрице; на фиг.4 — алгоритм работы устройства; на фиг,5 — вариант временной диаграммы устройства; на фиг,б — пример реализации К-разрядного коммутатора, Функциональная схема устройства (фиг.1) содержит постоянное запоминающее устройство (ПЗУ) 1, генератор 2 тактовых импульсов, и групп 3.1. 4.1, 5.1...3.п, 4.п, 5.п из трех резервируемых блоков, и управляемых 6,1„,6,п мажоритарных элементов, программируемую логическую матрицу 7, дешифратор 8 теста, первый 9 и второй 10 дешифраторы конфигурации, дешифратор

11 отказа, первый1 12, второй 13 и третий 14 элементы свертки по модулю два, счетчик 15 адреса, счетчик 16 времени выполнения тест-команды, первый 17 и второй 18 счетчик фиксации конфигурации, группу триггеров 19,.1 — 19.п установки в мажоритар. первую 20.1 — 20.п, вторую 21.1 — 21.п и третью 22,1-22 и группы триггеров отказа блока, триггер 23 пуска, первый 24 и второй

25 триггеры конфигурации, триггер 26 начала теста, триггер 27 отказа, триггер 28.частичного отказа, триггер 29 установки исходного состояния, формирователь 30 импульса, линия 31 задержки, первый 32, втс1691990

10 рой 33 и третий 34 коммутаторы каналов, первый 35, второй 36 и третий 37 блоки элементов И, первую 38.1 — 38.п, вторую

39,1-39,п и третью 40,1-40.п группы элементов И, первую 41.1 — 41,п, вторую 42.1—

42,п, третью 43,1 — 43.п, четвертую 44,1-44,п, пятую 45.1-45 п и шестую 46.1 — 4б.п группы элементов ИЛИ, первый 47, второй 48, «ретий 49, четвертый 50, пятый 51, шестой 52, седьмой 53, восьмой 54, девятый 55 и десятый 56 элементы И, первый 57, второй 58, третий 59, четвертый 60, пятый 61, шестой

62, седьмой 63, восьмой 64 и девятый 65 элементы ИЛИ, вход 66 пуска устройства, выход 67 отказа системы, выход 68 частичного отказа, шину 69 установки исходного состоя ни я.

Выход первого элемента ИЛИ 57 соединен с нулевым входом триггера 23 пуска.

Прямой выход триггера 23 пуска соединен со входом генератора 2 тактовых импульсов. Информационный выход счетчика 15 адреса соединен со входом ПЗУ 1, первый выход 1.1 которого соединен с информационным входом счетчика 16 времени выполнения тест-команды, а третий 1.3 выход соединен с первыми входами элементов 12, 13 и 14 свертки по модулю два. Инверсный и прямой выходы первого 24 триггера конфигурации соединены с первыми входами первого и второго элементов И 47. 48 соответственно, Прямой выход второго триггера

25 конфигурации соединен с первым входом третьего 49 элемента И, Выход триггера

26 начала теста соединен с первым входом четвертого элемента И 50. Выходы первого

3.1, второго 4.1 и третьего 5.1 блоков группы резервируемых блоков соединены с первым, Вторым и третьим информационными входами управляемого мажоритарного элемента 6,1. Первый выход генератора 2 тактовых и .ïóëüñîâ соединен со вторым входом первого элемента И 47, выход которого соединен со вторым входом четвертого элемента И 50 и входом синхронизации счетчика 16 времени выполнения тест-команды, выход которого соединен со входом управления дешифратора 8 теста, нулевой выход которого соединен со вторым входом третьего элемента И 49, с первым входом пятого элемента И 51, с нулевым входом счетчика 15 адреса, и с первым входом второго элемента ИЛИ 58, Выход третьего элемента И 49 соединен с первым входом третьего элемента ИЛИ 59, выход которого соединен с единичным входом первого триггера 24 конфигурации, Выходы первого дешифратора 9 конфигураций соединены с первыми входами и-элементов ИЛИ первой

41 и второй 42 группой элементов ИЛИ со15

5В: ответственно. выходы которых соединены соответственно со вход ми управления ri управляемых мажоритарных элементов 6.1— б.п Прямой выход второго триггера 26 конфигурации соединен с первым входом шестого элемента И 52, выход которого соединен со входом управления второго дешифратора 10 конфигурации, Выход первого элемента ИЛИ 57 соединен с нулевым входом второго триггера 25 конфигурации и с первым входом четвертого элемента

ИЛИ 60. Первый 8.1 — шестой 8.6 выходы дешифратора 8 теста соединены соответственно со входами пятого элемента ИЛИ 61, выход которого соединен с единичным входом триггера 28 астичного отказа и первым входом шестого элемента ИЛИ 62, Прямой выход триггера 28 частичного отказа является выходом 68 частичного отказа устройства, Первый выход генератора 2 тактовых импульсов соединен с первым входом седьмого элемента I I f1 M 53. Выходы дешифратора 10 конфигурации соединены соответственно с первыми входами элемента ИЛИ третьей группы 43.1 — 43.п элементов

ИЛИ, выходы которых соединены соответственно с единичными входами триггеров группы триггеров 19.1 — 19.п установки в мажоритар, выходы которых соединены соответственно со втооыми входами элементов

ИЛИ первой 41.1 — 41.п и второй 42.1 — 42.п группы элементов ИЛ;i, а также с выходами седьмого элемента ИЛИ 63. Выход седьмого

63 элемента ИЛИ соединен с первыми входами восьмого элемента И 54 и девятого элемента И 55, а т ê.æå с инверсным входом элемента И 51. Выход =,îñüìîãî элемента И

54 соединен с первым входом первого элемента ИЛИ 57. Выход девятого элемента И

55 соединен с нулевыми и синхронизирующими входами триггеров гр, ппы триггеров

19,1 — 19.п установки в мажоритар. Третий выход Г!ЗУ соединен со вторыми информационными входами коммутаторов 32 — 34 каналов, первые информационные входы которых являются входами резервируемой системы, а выходы соединены со входами первого 3,1 — третьего 5.1 блоков первой группы резервируемых блоков соответственно. Выходы первого 6.1 управляемого мажоритарного элемента соединены со входами перво -о 3." — третьего 5.2 блоков второй группы резервируемых блоков. выходы которых соединены соответственно с входами второго 6.2 управляемого мажоритарного элемента, Вь.ходы первого.3 и-третьего

5.п блоков Il-ãðóïïû резервируемых блоков соединены с входамп и-го управляемого мажаритарного элемента б.п, выходы которого соединены со входами элементов И 35, 36

1691990 и 37, выходы которых являются выходами резервируемой системы, Выходы управляемого мажоритарного элемента 6.п соединены со вторыми входами блоков 12, 13 и 14 свертки.по моцулю два соответственно, выходы которых соединены соответствующими входами дешифратора 8 теста. Седьмой выход дешифратора 8 теста соединен со вторым входом второго элемента ИЛИ 58 и счетным входом счетчика 15 адреса. Выход переполнения счетчика 15 адреса соединен с управляющим входом дешифратора 11 отказа, вторым входом восьмого элемента И

54, единичным и синхронизирующим входами второго триггера. 25 конфигурации, BTG.рыми входами третьего элемента ИЛИ 59 и шестого элемента И 52. Первый 3 и-й выходы деширфатора 11 отказа соединены соответствующим образом со входами элементов ИЛИ четвертой 44,1-44,п, пятой

45.1 — 45, и и шестой 46,1-46, и групп элементов ИЛИ, выходы которых соединены соответственно с единичными входами триггеров первой 20.1-20.п, второй 21.121.п и третьей 22.1 — 22.п групп триггеров отказа блока, выходы которых соединены с первыми входами элементов И первой 38.1—

38.п, второй 39.1-39.п и третьей 40.1--40.п групп элементов И соответственно, выходы которых соединены соответственно с входами восьмого элемента ИЛИ 64. Выход восьмого элемента ИЛИ 64 соединен с третьим входом первого элемента И 47 и инверсным входом седьмого элемента И 53. Выход седьмого элемента И 53 соединен с первым входом девятого элемечта ИЛИ 65, выход которого соединен со счетным входом первого счетчика 17 конфигураций, информационные выходы которого соединены с информационными входами дешифратора

11 отказа и преобразователя 7, Выходы старших разрядов преобразователя 7 соединены соответственно с. третьими входами элементов ИЛИ первой 41.1-41.п группы элементов ИЛИ, со вторыми инверсными входами элементов И первой 38.1-38,п и второй 39,1 — 39.п групп элементов И, со вторыми входами элементов И третьей 40,140.п группы элементов И. Выходы младших разрядов преобразователя 7 соединены соответственно с третьими входами элементов ИЛИ второй 42.1-42.п группы элементов

ИЛИ, с третьими инверсными входами элементов И первой 38.1 — 38.п и третьей 40,140.п групп элементов И, с третьими входами элементов И второй 39. I-39,п группы элементов И, Выход переполнения первого 17 счетчика конфигураций соединен со вторым входом шестого элемента ИЛИ 62, выход которого соединен с единичным входом

50 триггера 27 отказа системы и вторым входом первого элемента И 57. Выход 67 триггера 27 отказа системы является выходом отказа системы. Вход 66 пуска устройства соединен со входом формирователя 30 импульса, выход которого соединен со входом линии 31 задержки и первым входом десятого элемента И 56. Выход линии 31 задержки соединен с единичным входом триггера

23 пуска, выход которого соединен с прямыми и инверсными входами коммутаторов

32 — 34 канала, с инверсными входами управления блоков 35 — 37 элементов И, Третий выход генератора 2 тактовых импульсов соединен со вторым входом четвертого элемента ИЛИ 60, выход которого соединен с нулевым и синхронизирующим входом первого триггера 24 конфигураций, Выход второго элемента И 48 соединен со счетным входом второго счетчика 18 конфигурации, информационные выходы которого соединены с информационными входами первого и второго дешифратора 9 и 10 конфигураций, а выход переполнения с третьим входом первого элемента ИЛИ 57, Инверсный выход триггера 29 установки исходного соединен со вторым входом десятого элемента

И 56, выход которого соединен с единичным и синхронизирующим входами триггера 29 установки исходного, а также со вторыми входами элементов ИЛИ третьей 43.1 — 43.п группы элементов ИЛИ. Инверсный выход второго триггера 25 конфигураций соединен с третьим входом восьмого элемента И 54, с третьим входом пятого элемента И 51 и со вторым входом девятого элемента И 55. Выход пятого элемента И соединен со вторым входом девятого элемента ИЛИ 65. Нулевой выход деширфатора 8 теста соединен с третьим входом девятого элемента И 55.

Выход четвертого элемента И 50 соединен сс вторым информационным входом коммутатора 32, 33 и 34 каналов и третьим входом второго элемента ИЛИ 58, Выход второго элемента ИЛИ 58 соединен с единичным, нулевым и синхронизирующим входами триггера 26 начала теста.

Назначение элементов устройства.

Постоянное запоминающее устройство (ПЗУ) 1 предназначается для хранения контрольных тестов и имеет три выхода. Выход

1.1 подключается к информационному входу счетчика 16 времени выполнения тест-команд. С выхода 1,1 ПЗУ считывается в двоичном коде время выполнения данной тест-команды, Выход1.2 ПЗУ подключается ко вторым вохдам коммутаторов 32-34. На этом выходе, в процессе выполнения программы контроля, считываются тест-коман1691990 ды, предназначенные для тестирования резервируемых блоков.

Выход 1.3 подключается Ко вторым входам элементов 12, 13 и 14 свертки по модулю два и предназначается для выдачи с ПЗУ 5 значения эталонной реакции на выполняемую тест-команду.

Генератор 2 тактовых импульсов предназначается для синхронизации работы устройства. 10

Группы 3,1 — З.п, 4.1 — 4,п и 5,1-5.п б- сков — отдельные устройства (слои, сечения, контролируемой резервированной системы каналов А, Б и В соответственно.

Управляемые мажоритарные элементы 15

6.1-6.п предназначаются для коммутации структуры управляемой резервированной системы в ходе поиска работоспособной конфигурации, Преобразователь 7 предназначается 20 для организации проверок одноканальных . конфигураций резервированной системы в ходе поиска работоспособной в установленНОМ ПОРЯДКЕ, Соответствие между кодами и реобразо- 25 вателя и выбираемой конфигурацией резервированной системы поясняется таблицей

1.

Система состоит иэ трех групп резервированных блоков. 30

Дешифратор 8 служит анализатором результатов i-го теста. Если на выходе дешифратора 8.7 появляется единица — это означает, что i-й тест дал положительный результат, если на выходе 8.0 появляется 35 единица — это означает, что i-й тест дал отрицательный результат из-за неисправности резервированных элементов в одной или нескольких группах.

Если на одном иэ выходов группы выхо- 40 дов 8.1 — 8,6 (первый — шестой выходы дешифратора) появляется единица — это означает, что произошел отказ по вине дешифратора, либо последнего управляемого мажоритарного элемента, либо хотя бы од- 45 ного из элементов 12, 13 и 14 свертки по модулю два.

Первый дешифратор 9 конфигурации предназначен для перестройки работоспособной структуры системы по слоям в мажа- 50 ритарный режим с целью проверки работоспособности струтукры при мажоритарной конфигурации в данном слое.

Второй деширфатор 10 конфигурации выдает управляющий сигнал для фиксации 55 мажоритарной конфигурации f-го слоя резервируемой системы, если результаттес ового контроля при переводе данного слоя в мажоритарный режим остается положительным, Дешифратор 11 отка"-а, четверта"", 44, пятая 45 и шестая 46 группы элементов ИЛИ предназначены для выдачи сигнала "Отказ блока" на соответствующие триггеры 1.ервой 20 — третьей 22 группы триггеров отказа блока, в зависимости от того, при тестовой проверки какой из однокяняльн1,1х конфигураций получен положительный результат, Дешифратор 11, четвертая 44 — шестая ".6 группы элементов ИД1И выполняются в виде

ПЗУ аблица 3 вх. дов-выходов для этих элемен гов при трехслойной структуре резсрвироьянной системы представлена ниже.

Единичным значением триггера при гlо ложительном исходе i-й проверки блокируются наборы проверок (1+1 и последующих), содержащие отказавшие блоки.

Элементы 12, 13 и 14 свертки llo модугпо ,qaa (схемы сравнения) сравнивают ре ультаты, полученные в ходе проведения 1-й тест-команды, с эталонными их значениями.

Если эти резуль9аты идентичны, на выходах элементов свертки устанавливается единица, В противном случае — ноль.

Счетчик 15 адреса предан="значен ии.". выдачи адреса тегт-команды на вход ПЗУ 1.

Адрес изменяется по заднему фронту им1" улbcB с выхода 8. дешифратооа Я. Счетчиl . ядоеся обнуляетс. пр. подаче на е"o нулеВОЙ вход единиць1 выхода 8.0 дешифрато

ОЯ 8. По нуг.ePo:. 9ó адресу со счетчика 15 адреса в постоянном 1 запом .11ающе19 устройстве з-писан адрес первой тест-команды.

Счетчик 16 времени выпол19ения тесткомянды flpollvcK2ET тактовый импульс ня управляющий вход дсшифраторя 8 по окончанию выполнения, -й тест-команды, и устанавливается в исходное (нулевое состояние}, Число тактовых импульсов, соответствующее времени выполнения j-й тест-команды, подаегся на управляющий вход счетчика

16 с выхода 1.1 ПЗУ, при достижении которого на выходе счетчика "6 появляется единичный импульс.

Первый счегчик 17 конфигурации предназначен для выдачи управляющего кода на информационный вход программируемой логической матрицы 7 при перекоммутации чемажоритарной структурь. управляемой резервированной системы в ходе поиска ее работоспособной конфигура, ии.

Второй счетчик 8 конфигурации по сигналам на счетном входе, после нахождения одноканальной работоспocooHC конфигурации gпрявляемой резервируемой системы, осуществляе попытку:ccïoèíoãо

1691990 перевода ее в мажоритарную конфигурацию.

Группа триггеров 19,1-19,n установки в мажоритар, третья группа 43,1-43,п элементов ИЛИ предназначены для установки системы в мажоритарную конфигурацию перед первым прерыванием или по управляющим сигналам от дешифратора 10. Первая 20.1—

20,п, вторая 21.1 — 21.п и третья 22.1-22 и группы триггеров отказа блоков, первая

38.1 — 38.п, вторая 39,1 — 39.п и третья 40.140,п группы элементов И,,восьмой 64 элемент ИЛИ формируют сигнал запрета тестирования заведомо неработоспособной конфигурации системы, и выдают разрешение на запись следующего тактового импульса в счетчик 17, Триггер 23 пуска устанавливается в единичное состояние при появлениии положительного импульса на выходе линии задержки 31, и служит для запуска и остановки генератора 2 тактовых импульсов.

Первый триггер 24 конфигурации, элементы И 47 и И 48 определяют порядок записи синхронизирующих импульсов в счетчики 16 времени выполнения тест-команды и 18 конфигурации.

Второй 25 триггер конфигурации устанавливается в единичное состояние после нахождения одноканальной работоспособной конфигурации резервируемой системы, Он определяет совместно с элементами И

49 и ИЛИ 59, И 51 и ИЛИ 65, И 52 порядок записи информации в первый триггер 24 конфигурации, первый счетчик 17 конфигурации, второй дешифратор 10 конфигурации cîîòâåòñòâåíío.

Триггер 26, элементы И 50 и ИЛИ 58 прденазначены для формирования управляющего сигнала начала теста — инициализации выполнения тестовой программы, Триггер 26 устанавливается в единичное состояние по заднему фронту импульсов с выходов 8.0 и 8.7 дешифратора 8 теста, а затем посредством обратной связи с выхода элемента И 50 устанавливается в нулевое состояние, Триггер 27 отказа системы, элемент

ИЛИ 62 предназначены для формирования сигнала на выход 67 отказа системы.

Триггер 28 частичного отказа и элемент

ИЛИ 61 предназначены для формирования сигнала на выход 68 частичного отказа устройства.

Триггер 29 установки исходного состояния и девятый элемент И 55 служат для первоначальной установки системы в мажоритарный режим, 5

25

Формирователь 30 импульса позволяет сформировать единичный импульс по команде контроля от внешнего устройства.

Линия 31 задержки позволяет осуществить первоначальную перекоммутацию устройства контроля до начала проверок, Коммутаторы каналов А, Б и Б — 32, 33 и

34 служат для выбора направления приема информации на информационные входы группы из трех резервируемых блоков. Управление коммутаторами осуществляется с прямого выхода триггера 23.

Пример реализации К-разрядного коммутатора представлен на фиг,6. На вторые входы коммутаторов поступает в параллельном (К-разрядном) коде информация от внешних устройств (например, датчиков информации) в основном режиме работы резервированной системы. С выходов блоков элементов И 35 — 37 снимается информация в основном ре киме работы, В процессе режима "Контроль" вторые входы коммутаторов

32 — 34 и выходы блоков элементов И 35-37 блокируются управляющими сигналами, Значения кодов и разрядность входов и выходов системы зависят от конкретных особенностей выполнения системы, Первая 41.1 — 41.п и вторая 42,1-42.п группы элементов ИЛИ пропускают управ30 ляющие сигналы от преобразователя 7, первого дешифратора конфигурации 9, или группы 19.1-19.п триггеров установки в мажоритар при перестройке структуры управляемой резервированной системы.

35 Седьмой элемент И 53 пропускает на свой выход татковый импульс с выхода генератора 2 тактовых импульсов, если в подготовленной к тестовому контролю конфигурации имеется заведомо неисправ40 ный блок, Восьмой элемнет И 54 позволяет выдавать управляющий сигнал на прекращение тестового контроля, если контроль мажоритарной (частично мажоритарной) структуры

45 дал положительный результат, Десятый элемент И 56 обнуляет группу триггеров 19,1-19,п в случае отрицательного результата тестового контроля мажоритарной (частично мажоритарной)

50 конфигурации.

Первый элемент ИЛИ 57 выдает на нулевой вход триггера 18 пуска единицу при положительном результате программы тестового контроля, при частичном, или полном

55 отказе устройства.

Через элемент ИЛИ 60 устанавливается в нулевое состояние триггер 24 конфигурации, или по синхроимпульсу третьего с выхода генератора 2 тактовых импульсов. или по окончанию работы устройства.

1691990

Третий элемент ИЛИ 64 контролирует наличие мажоритарного (частично мажоритарного) состояния системы, Управляемый мажоритарный блок 6 (фиг.2) содержит мультиплексоры 70, 71 и 5

72, мажоритарные элементы 73, 74 и 75.

Если на адресные входы мультиплексоров поступает код,Ято на выходы управляемого мажоритарного блока поступает информация с выходов мажоритарных эле- 10 ментов; если 1- информация канала А; 10— канала Б, 11 — канала В.

На фиг.3 представлена схема преобразователя 7, реализующая систему уравнений (1) и выполненная на биполярных 15 элементах.

+ 20

30

Х1Х2ХЗХ4Х

+ Х1Х2ХЗХ4Х5

+ Х1Х2ХЗХ4Х5

Х1Х2ХЗХ4Х5 +

+ X1X2X3X4X5

+ X1X2X3Х4Х5

Х1Х2XÇX4X5 +

+ X1 X2X3X4X5

+ Х1Х2ХЗХ4Х5

Х1Х2Х3Х4Х5

+ X1X2X3X4X5

+ Х Х2ХЗХ4Х5 ч 35

Х1Х2Х3Х4Х5

+ X1X2X3X4X5

+ X1X2X3X4X5

Х1Х2Х3 4У5 +

+ Х1Х2ХЗХ4Х5

+ Х1Х2ХЗХ4Х5

+ 40

2 4,з, Системой уравнения (1) описывае-.ся преобразователь 7 (фиг.3) для трехслойной структуры резервированной системы, где Х1 45

Х5 — входы ПЛМ (Х1 — младший разряд, Х5— старший) у1 ув выходы ПЛ М (y1y2 входы мажоритарного элемента 6,1; узу4 — элемента 6.2; увув — элемента 6.3).

В представленном на фиг,4 алгоритме 50 работы показаны следующие блоки:

Блок 1 — подготовка устройства контроля и управления к работе, коммутация входов и выходов, Блок 2- если принято решение о начале 55 первой проверки с мажоритарной конфигурации, то группа триггеров 19 переводится в единичное состояние. Если с одноканальной, то по нулевому адресу счетчика 17 с выхода преобразователя 7 поступает нулеУ1

Х1Х2ХЗХ4Х5

Х1Х2ХзХ4Х

Х1Х2ХЗХ4Х5;

У2

Х1Х2хзх4Х5

Х1Х2Х3Х4Х5

Х1Х2ХЗХ4Х5, Уз

Х1Х2Х3Х4Х5

Х1Х2ХЗХ4Х5

Х1Х2ХзХ4Х5

У4

Х1Х2хзХ4X5 " 1 2М4 5

Х1Х2Хзх 1Х5;

У5

Х1Х2ХЗХ4Х5

Х;Х1х-хяхг.

Х1Х2ХЗХ4Х5, Уб

Х1Х2Х35(4Х5

Х1Х Хзх.1"5

Хчх Х Х Хг

X1X2X3X4X5 + X1X2X3X4X5

+ X1X2X3X4X5 + X1X2X3X4X5

+ X1X2X3X4X5 + X1X2X3X4Х5

Х1Х2ХЗХ4Х5 + Х1Х2ХЛХ4Х5

+ X1X2X3X4X5 + X1X2X3X4X5

+ X1X2X3X4X5 + X1X2X3X4X5

Х1Х2ХЗХ4Х5 + X1X2X3X4X5

+ X1X2X3X4X5 + X1X2X3X4X5

+ X1X2X3X4X5 + X1X2X3X4X5 вой код и проверка начинается с конфигурации — канал А во всех сечениях, Блок 3- перед началом реализации программы тестового контроля проверяется, имеется ли запрет проверки с выхода элемента ИЛИ 64, который говорит о том, что подготовленная к проверке одноканальная конфигурация имеет в своем составе заведомо неисправный блок.

Блок 4 — счетчику 15 адреса присваивается первое состояние, которому соответствует нулевой набор на его выходе.

Блок 5 — реализует тест в зависимости от состояний счетчиков адреса 15 и конфигураций 17.1.

Блок б — в счетчике 16 времени выполнения тест-команды проверяется условие: достигло ли число тактовых импульсов, записанное в нем, значения подаваемого на

его управляющий вход с выхода 1,1 ПЗУ, Блок 7 — проверяется соответствие полученных данных в ходе выполнения очередной тест-команды их эталонным значениям, Блок Я вЂ” в случае нормы тест-команды i, J реализуется к выполнению i, /+1 тест-команды, Блок 9 — проверяется переполнение счетчика 15 адреса. Если тест-команда 1, j, не была последней, то осуществляется переход к реализации тест-команды i, )+1, в про. льном случае переход к блоку 10.

Блок 10 — если pe3eÄ вируемая система находится в мажоритарном (частично-мажоритарном) режиме, то по окон .анию проверки на выходе эле.:.1ента И 50 фоомируется единичный cv! -л и устройство контроля отключается; если оезервируемая система находится не в мажоритарном режиме, то на выходе элемента И 54 устанавливается ноль и в устройстве осуществляется очередная попытка перестройки I-го слоя в мажоритарный режим, Блок 11 — формируется оптимальная рабогоспособная конфигурация, переход к конц контроля.

Блок 12 — если имеется сигнал запрета проверки с выхода элемента ИЛИ 64, то реализация тестового контроля задерживается на один такт, а в счетчике 17 конфигураций формируется номер следующей конфигурации.

Блок 13 — проверяется переполнение счетчика 17 конфигураций, В случае переполнения — переход к блоку i9, если переполнения нет — переходит к контролю при

i+1-й конфигурации резервируемой системы.

Бгок 14 — проверяется:яличие признаков частичного отказа (единичный импульс на одном из выходов 8.1-8.6 дешифратора

1691990

8), если отказ системы является частичным — переход к блоку 19, если нет — к блоку 15, Блок 15 — если отказ происходит до нахождения рабстоспособной конфигурации, то продолжается ее поиск, если после, осуществляется попытка перевода очередного слоя в мгжори арный режим, Блок 16 — если отказ не является частичным и работоспособная структура не найдена, то счетчику конфигураций присваивается!+1-я конфигурация.

Блок 17 — осуществляется попытка перевода очередного слоя резервируемой системы в мажоритарный режим.

Блок 18 — проверяется условие: осуществляется ли попытка перевода в мажоритарное состояние всех слоев управляемой резервируемой системы. Если да — переход к блоку 11, если нет — к блоку 3, Блок 19 — на выход 67 (68) устройства выдается единица, если счетчиком конфигурации перебраны все возможные конфигурации резервированной системы, но работоспособное состояние не найдено, т,е. в одном из слоев резервированной системы происходит отказ всех трех блоков, или если зафиксирован частичний отказ.

В представленной на фиг.5 временной диаграмме работы устройства введены следуюшие обозначения; 30, 23, 1 7, 26, 50, 16, 19, 56, 24, 25, 9 — выхсды элементов в соответствии с их номерами с фиг.1, 2.1, 2.2, 2.3, 8.0, 8.7, 15.1, 18.1 — номера выходов элементов в соответствии с фиг.1, Устройство контроля и управления работает следующим образом, В исходном состоянии, что соответствует нулевому адресу счетчика 15, на выходе постояного запоминающего устройства 1 присутствует код первой тест-команды программы контроля резервированной системы, триггер 26 начала теста в единичном-; состоянии, все остальные элементы памяти обнулены. Если контроль начинается не с мажоритарной конфигурации системы, а с перебора одноканальных, то триггер 29 устанавливается в исходное единичное состояние по входу S. Цели установки исходного состояния условно не показаны.

При поступлении на вход 66 пуска устройства единицы, формирователь 30 импульса формирует единичный импульс, который проходит через открытый элемент

И 56 и устанавливает группу триггеров 19 в единичное состояние, что соответствует мажоритарной структуре системы.

В триггер 29 установки исходного состояния записывается единица и элемент И 56 запирается на все время работы устройства, После перестройки структуры в мажоритар10

55 ный режим, на выходе задержки 31 появляется единичный импульс, триггер 23 пуска устанавливается в единичное состояние и запускает генератор 2 тактовых импульсов, Сигнал с прямого выхода триггера 23 пуска подготавливает коммутаторы 32-34 каналов к пропуску информации с выхода постоянного запоминающего устройства 1, и запрещает выдачу информации через блоки 35-37 элементов И на выходы резервированной системы. Первый тактовый импульс со второго выхода генератора 2 тактовых импульсов проходит через элемент И 47, открытый единичными значениями на инверсных выходах триггера 24 и элемента ИЛИ 64, затем через элемент И 50, открытый единичным значением выхода триггера 26. Этот импульс поступает в общую шину второго выхода ПЗУ 1, Так как, коммутаторы 32-34 настроены единичным значением триггера

23 на прием информации по первому входу, то на входы резервируемых блоков 3,1, 4,1 и 5.1 поступают значения с этого входа. Тактовый импульс, поступивший в общую шину, определяет начало реализации первой тесткоманды, В счетчике 16 времени выполнения тест-команды отсчитывается первый такт выполнения теста. Импульс с выхода элемента И 50 проходит через элемент ИЛИ

58 и обнуляется триггер 26 начала теста, нулевым сигналом которого запирается элемент И 50, что исключает повторную подачу первой тест-команды в резервируемое устройство во время ее выполнения. Во время выполнения первой тест-команды в резервируемом устройстве счетчик 16 производит подсчет тактовых импульсов с выхода генератора 2 тактовых импульсов. Когда это число достигнет значения кода подаваемого на управляющий вход счетчика 16 с первого выхода ПЗУ, что соответствует максимальн;>му времени выполнения первой тест-команды, то на его выход пропускается единичный импульс, который опрашивает дешифратор 8 (счетчик 16 при этом обнуляется). Элементы 12-14 сравнивают результаты, полученные в ходе реализации первой тест-команды, с эталонными значениями, записанными на третьем выходе ПЗУ 1, В случае совпадения, на их выходах появляются единицы, при несовпадении — нули.

Если реализация первой тест-команды дает отрицательный результат, то в этом случае на выходе элементов 12, 13 и 14 появляются нули и единичный импульс с выхода счетчика 16 проходит на выход 8.0 дешифратора 8, который устанавливает в нулевое состояние счетчик 15, в единичное состояние триггер 26 и, пройдя через открытый триггером 25 и элементом ИЛИ 63 эле1691990

10

45 лент И 56, своим задним фронтом устанавливает триггеры 19.1 — 19,п в нулевое состояние. Импульс с выхода 8,0 дешифратора 8 не проходит через элемент И 51, так как он запирается единичным импульсом с выхода элемен