Устройство для деления

Устройство для деления

Иллюстрации

Показать все

Реферат

 

Изобретение относится к вычислительной технике и может быть использовано при построении специализированных вычислительных устройств Цель изобретения - рас ширение области применения за счет возможности выполнения операции деления последовательных кодов Фибоначчи или золотой пропорции на произвольно изменяемый делитель. Устройство для деления содержит регистры 1, 2, 5, сумматор 3, вычитатель 4, схему 6 сравнения, блок 7 элементов И и имеет синхронизирующий вход 8, вход 9 начальной установки, вход 10 депимого, вход 11 управления, входы 12 разрядов делителя, выход 13 частного. 1 ил., 1 табл.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (я)я G 06 F 7/49

ГОСУДАРСТВЕННЫИ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4678657/24 (22) 12.04.89 ,(46) 23.11.91. Бюл. М 43 (71) Специальное конструкторско-технологическое бюро "Модуль" Винницкого пол. итехнического института (72) А.П. Стахов, В.А. Лужецкий, А.И. Черняк, В.П. Малиночка и А.Е, Андреев (53) 681.325 (088.8) (56) Авторское свидетельства СССР

М 1418700, кл. G 06 F 7/49, 1987, Авторское свидетельство СССР

hL 1552175, кл. G 06 F 7/49, 1988. (54) УСТРОЙСТВО ДЛЯ ДЕЛЕНИЯ,,5U,, 1693600 А1 (57) Изобретение относится к вычислительной технике и может быть использовано при построении специализированных вычислительных устройств. Цель изобретения — расширение области применения за счет возможности выполнения операции деления последовательных кодов Фибоначчи или "золотой" пропорции на произвольно изменяемый делитель, Устройство для деления содержит регистры 1, 2, 5, сумматор 3, вычитатель 4, схему 6 сравнения, блок 7 элементов И и имеет синхронизирующий вход 8, вход 9 начальной установки, вход 10 делимого, вход 11 управления, входы 12 разрядов делителя, выход 13 частного. 1 ил., 1 табл, 1693600

Изобретение относится к вычислительной технике и может быть использовано для деления последовательных кодов Фибоначчи и "золотой" пропорции на произвольные коэффициенты В специализированных вы- 5

ЧИСЛИТЕЛ ЬН ЫХ УСТРОЙСТВЗХ, Цель изобретения — расширение области применения за счет возможности выполнения операции деления последсвательных кодов Фибг>наччи или "золс- 10 той" пропорции на произвольно изменяемый делитель.

На чертеже приведена структурная схема устройства для деления последовательных кодов Фибоначчи или "золотой" 15 пропорции на произвольные целые числа.

Устройство содержит регистры 1 и 2 для запоминания результата Вычитания, суммаlop 3 для сложения кодов, хранимых ь регистрах 1 и 3, и значения разряда делимага, 20 вычитатель 4 для определения значения промежуточного остатка, регистр 5 для хранения кода делителя, схема 6 сравнения для определения значения разряда частного, блок 7 элементов И для коммутации раэря- 25 дов кода делителя на входы вычитателя 4, вход 8 синхронизации для синхронизации

pB6oTbl устройства, l3xop 9 начальной устаНОВКИ ДЛЯ УСТЗНОВКИ В HУЛЕВОЕ СОСТОЯНИЕ регистров 1 и 2, вход 10 делимого для:;:о- 30 ступления последовательнсга кода делим Icro, вход 11 управления для управления записью кода делителя, Входы 12 разрядов делителя для записи параллельноГО када делителя, выход13частногодля Вывода после- 35 даВательнага када частнага.

В кодах Фибоначчи и "золотой" пропорции между весами рззрядон существуюг следующие соотношения;

P =P — l+P — 2; Q ==й +г

) .1 --1

) ля выполнения операции деления по-. следавательнога кода на число К производится принудительная развертка единиц

i-ro разряда в два младших разряда. Если в (И)-м разряде находится единица и в него производится развертка (К-1)-й единиц, то в (i-1)-м разряде результата записывается единица. Максимальное количество единиц, которые участвуют в развертке из предыдущего разряда равно К-1, так как К единиц дают единицу в разряде результата и в развертке не участвуют, Вследствие того, что в один и тот же разряд развертка 5" производится иэ двух предыдущих разрядов, в нем мажет получиться 2(К-1 единиц„ з с учетом единичного значения входного разряда максимальное значение количества единицы В одном разряде равна 2(К-1) -1 =

2К-1, Иэ этого количества К единиц дают единичное значение разряда результата, а остальные (К-1) единиц разворачиваются в младшие разряды.

Таким образом, за и тактов происходит деление на произвольное целае число последовательного и-разрядного кода, поступающего старшими разрядами вперед.

Рассмотрим рабату устройства на примере деления числа "105" В коде Фибоначчи на числа "Г.

55 34 21 13 8 5 3 2 1 1

105z=11 0 1 О О 1 О 00

На вход 8 устройства поступают синхроимпул ьсы.

На вход 9 устройства поступает сигнал начальной установки, который устанавливает регистры 1 и 2 в нулевое состояние, Затем на вход 11 поступает управляющий сигнал, Во время которого записывается значение делителя в регистр 5. В данном случае записывается числа "7". Затем синхронно с каждым синхроимпульсом на вход 10 поступают разряды делимого, начиная со старшего. В первый такт нз вход 10 поступает единица, На выходе сумматора 3 получается код единицы, так как с Выходов регистров 1 и 2 поступают нули, На схемс 6 сравнения производится сравнение числа "1" с числам "7".

1зк как единица меньше семи, на выходе схе ы 6 сравнения образуется нулевой потен:тизл, который дает нулевое значение частного в разряде с весам 55 и запрещает прохождение кода числа "7" через блок 4 элементов И. Р ычитзтел ь 4 прОизВОДит Вычитание из када единицы кода нуля. С приходом синхроимпульса В регистр 1 записывается код единицы, а в регистр 2—

Кад HУЛЯ.

На вход 10 поступает следующий разряд делимого. В данном случае Йоступает единица. Сумматор 3 производит сложение кода единицы из регистра 1, кода нуля из регистра 2 и единичного значения разряда делимого. На выходе сумматора 3 образуется код числа "2" с числом "7", так как "2" меньше "7". На выходе схемы 6 сравнения образуется нулевой потенциал, который дает нулевое значение частного в разряде с

Весам 34 и запрещает прохождение кода числа "7" через блок 7 элементов И. Вычитатель 4 производит вычитание из кода числа

"2" кода нуля. С приходом следующего синхроимпульса в регистр " записывается код единицы, в регистр 1 записывается код числа "2". На вход 10 поступает следующий ра ряд делимого. В данном случае поступает нуль, Сумматор 3 производит сложение кодов с выходов регистров 1 и 2 и нулевога

1693б00 значения разряда делимого. На выходе сумматора 3 образуется код числа "3" и т.д, Этот, и дальнейший процесс деления представлен в таблице.

На выходе устройства получается 5 последовательный код Фибоначчи

0000110011, что соответствует числу "15".

По сравнению с известным предлагаемое устройство обладает следующими преимуществами. В известном устройстве 10 производится деление последовательных кодов Фибоначчи или "золотой" пропорции на заданную константу. В предложенном устройстве производится деление последовательных кодов Фибоначчи или "золотой" 15 пропорции на произвольные целые числа, Таким образом, при делении в предлагаемом устройстве на произвольные целые числа не требуется изменения схемы при изменении делителя. 20

Формула изобретения

Устройство для деления, содержащее два регистра и,сумматор, входы первого и. второго слагаемых которого соединены с выходами первого и второго регистров со- 25 ответственно, вход делимого устройства соединен с входом переноса сумматора, вход синхронизации устройства соединен с синхровхпдами первого и второго регистров, вход начальной установки устройства соединен с входами на .альной установки первого и второго регистров, о т л и ч а ю щ е ес я тем, что, с целью расширения области применения за счет возможности выполнения операции деления последовательных кодов Фибоначчи или "золотой" пропорции на произвольно изменяемый делитель, в устройство введены третий регистр, вычитатель, схема сравнения и блок элементов И, входы разрядов делителя устройства соединены с информационными входами третьего регистра, выходы которого соединены с первыми входами схемы сравнения и первыми входами элементов И блока, вторые входы которых соединены с выходом схемы сравнения и выходом частного устройства, выходы сумматора соединены с вторыми входами схемы сравнения и входами уменьшаемого вычитателя, входы вычитаемого которого соединены с выходами элементов И блока, выходы вычитателя соединены с информационными входами первого регистра, вход синхронизации устройства соединен с синхровходом третьего регистра, вход разрешения записи которого соединен суправляющим входом устройства.