Репрограммируемое постоянное запоминающее устройство

Репрограммируемое постоянное запоминающее устройство

Иллюстрации

Показать все

Реферат

 

Изобретение относится к вычислительной технике и может быть использовано при построении блоков памяти ЭВМ, устройств сбора и обработки информации, устройств автоматики и контроля. Целью изобретения является повышение надежности устройства . Поставленная цель достигается тем, что устройство содержит блок 7 регенерации, блок 9 управления регенерацией, мультиплексор 14, столбец 21 элементов памяти. Блоки 7 и 9 осуществляют регенерацию информации в тех элементах памяти накопителя 1, в которых записан О, так как потеря информации возможна только в этих элементах. В результате отпадает необходимость перед восстановлением О производить полное стирание информации в накопителе 1. 3 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (sz)s 6 11 С 17/00

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4763032/24 (22) 28.11,89 (46) 30.11,91. Бюл, ¹ 44 (71) Киевский политехнический институт им,50-летия Великой Октябрьской социалистической революции (72) В.И.Корнейчук, К,В.Коляда, А.В.Легейда, В.П.Сидоренко и Ю.А.Юхименко (53) 681.327.6 (088.8) (56) Авторское свидетельство СССР

¹ 519760, кл. G 11 С 17/00, 1974.

Косарев Ю.А., Виноградов С,В.. Электрически изменяемые ПЗУ. Л.: Знергоатомиздат, 1985, с.34, рис,25, (54) РЕПРОГРАММИРУЕМОЕ ПОСТОЯННОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО

Изобретение относится к вычислительной технике и может быть использовано при построении блоков памяти ЭВМ, устройств сбора и обработки информации, устройств автоматики и контроля, Целью изобретения является повышение надежности устройства.

На фиг.1 представлена структурная схема реп рограммируемого запоминающего устройства (РПЗУ); на фиг.2 — схема блока регенерации; на фиг.3 — схема блока управления регенерацией, Запоминающее устройство содержит накопитель 1, дешифратор 2 слов, селектор

3, дешифратор 4 разрядов, формирователь

5 считывания, входы-выходы 6, блок 7 регенерации, входы-выходы 8 группы блока 7 регенерации., блок. 9 управления регенера„„5U 1695384 Al (57) Изобретение относится к вычислительной технике и может быть использовано при построении блоков памяти 3ВМ, устройств сбора и обработки информации, устройств автоматики и контроля. Целью изобретения является повышение надежности устройства. Поставленная цель достигается тем, что устройство содержит блок 7 регенерации, блок 9 управления регенерацией, мультиплексор 14, столбец 21 элементов памяти.

Блоки 7 и 9 осуществляют регенерацию информации в тех элементах памяти накопителя 1, в которых записан ы0", так как потеря информации возможна только в этих элементах. B результате отпадает необходимость перед восстановлением "Ол производить полное стирание информации в накопителе 1. 3 ил. цией, первый выход 10 блока 9, блок 11 О» управления записью-считыванием, второй выход 12 блока 9, третий выход 13 блока 9, у мультиплексор 14, адресные входы 15 второй группы, усилитель 16 адреса слов, усилитель 17 адреса разрядов, адресные входы

18 первой группы, элемент И 19, вход 20 Фь блока 9, столбец 21 элементов памяти, входвыход 22 блока 7, тактовые входи 23 и 24 блока 7. Дешифратор 2 слов и усилитель 16 д образуют блок дешифрации слов, дешифратор 4 разрядов и усилитель 17 — блок дешифрации разрядов. а селектор 3 и формирователь 5 — блок ввода-вывода информации.

Блок 7 регенерации состоит из статических триггеров 25, элементов И 26 и 27 информационных усилителей 28.

1695384

15

30

55

Блок 9 управления регенерацией состоит из Т-три —ãåðà 29,,элемента ИЛИ 30, счетчика 31 адреса, элемента И-НЕ 32. элементов И 33 и 34, счетчика 35, элементов

И36и37.

РПЗУ, построенные на основе однотранзистарных запомина|ащих элементов, когда один и тат же транзистор применяется и для хранения информации, и для ее выборки, имеют определенный недостаток: при каждом считыванли импульсы поступают на затвор запоминающего транзистора и праисхад.т некоторое уменьшение накопленного заряда, а при многократном считывании происходит полное cTBKBHvå хранимого заряда, причем стекгние заряда происходит на своем логическом уровне, например для запоминающих элеменгов с индуцированным каналом стекание заряда с затвора происходит в транзисторе, в котором записан "0", т,е. и восстанавливать необходимо только элементы, в которых записан "0". Значит. если на затворы только этих запоминающих элементов подать напря>кение, восстанавливающее их заряд, отпадает необходимость перед восстановлением "0" производить полное стирание информации (запись 1"). так как нег необходимости восстанавливать заряд на затворах тех элементов, которые свой заряд не териат, Для своевременного восстановления информации в устройстве используются столбец 21 элементов памяти и элемент И

19 со смещенным в сторону контролируемого ла -ического уровня пороговым напряжением. Во все запоминающие элементы столбца 21 записывается тот логический уровень, критическое состояние которого в процессе дллтельнаго считывания фиксиаует элемент И 19, Минимальная величи-;а смещения уровня порогового напряжения на этом элементе должна ограничиваться максимальной величиной разброса величины заряда на затворах запоминающих элементов, хранящих данный неустойчивый логический уровень, а также обеспечивать достоверность информации на запоминающих элементах для считывания ва время регенерации, При записи в выбранную ячейку "0" на информационный вход-выход накопителя 1 необходимо подать напряжение сигнала, соответствующее "1", а при записи "1" на выбранный вход-выход подается "0", следовательно, сигналы входной информации при записи должны быть инверсны сигна- лам выходной информ;щии при считывании. Блок регенерации, реализованный на статических триггерах 25 с занулением плеч усилителя (фиг,2), удовлетворяет данному требованию. Например, если в момент считывания на входной шине появится слабый положительный сигнал, через определенное время триггер 25 установит на этой шине логический уровень, равный напряжению питания — "1", а на выходной шине— уровень "0". Усилитель 28 при присутствии на его входе сигнала "1" формирует на выходе напряжение, необходимое для восстановления информации.

Группы входных элементов И 26 и выходных элементов И 27 служат для коммутации входной-выходной шины в необходимом режиме, Блок регенерации может служить формирователем записи, если предварительна устанавливать его состояние готовности (вхад 10), г затем открывать доступ к запоминающему элементу триггера 25 по разрядным шинам.

Перевод устройства в режим регенерации и обеспечение условий для восстановления информации обеспечивает блок 9 управления регенерацией, запускающийся при поступлении на его вход 20 положительнаго импульса с элемента И 19 со смещенным пороговым напряжением.

8 связи с этим блок 9 управления регенерацией выполняет; а) формирование необходимой длительности импульсов напряжения регенерации, что обеспечивает счетчик 35, на вход которого через элемент И 34 в режиме регенерации подается синхроимпульс С2 с внешнего устройства, При определенной двоичной комбинации на выходе счетчика 35 элемент

И 36 формирует положительный импульс, по которому заканчивается восстановление регенерируемой строки, При этом счетчик

35 возвращается в исходное состояние— состояние готовности формирования длительности регенерации следующей строки; б) последовательную адресацию регенерируемых строк при поступлении на вход счетчика 31 адреса отрицательного перепада сигнала с инверсного выхода триггера 29.

В качестве адресных используются все выходы счетчика 31, за исключением старшего разряда; в) формирование в старшем разряде счетчика 31 управляющего сигнала, который осуществляет: отключение на время регенерации дешифратора 4; переключение мультиплексора 14 на прием последовательности адресов с циклического счетчика 31 адреса; отключение на время регенерации входной шины 20 блока 9 управления регенерацией посредством подачи на вход элемента И 19 "0"; сообщение внешнему устройству о регенерации, для

1695384

30 исходном со -о»нни, т,e. на выходах 10 и 12 блока 9 управления ре: енерацией находит- 40

50 чего выход старшего разряда счетчика подключен к управляющей шине 12; г) форми,рование на элементе И 33 импульса запуска для регенерации каждой последующей строки до полного восстановления накопителя; д) при комбинации сигналов

01...1 на выходе счетчика 31 адреса, т.е. при восстановлении последней строки, завершение регенерации накопителя и возвращение счетчика 31 адреса в исходное состоянии 11,„1 путем подачи на входы установки его счетных триггеров сигнала

"1" с выхода схемы И 37, Импульс С1, поступающий на вход элемента И 33, необходим для обеспечения завершения регенерации накопителя 1 после восстановления последней строки. При этом необходимо обеспечить поступление импульса С1 после формирования на выходе элемента И-НЕ 32 "0".

Работу устройства рассмотрим на примере РПЗУ на МНОП транзисторах с накопителем 1, организованным в виде матрицы запоминающих элементов 8х8 бит, При этом в дополнительном девятом столбце 21 элементов памяти записаны нули, а элемент

И 19 выполнен со смещением в сторону нуля уровнем порогового напряжения.

Устройство работает следующим образом.

В зависимости от комбинации синкросигналов С1 и С2 (фиг.3). сигналов разрешения, записи-считывания и стирания (не показаны) на входах устройства оно может функционировать в четырех режимах: стирание запись, считывание и хранение. Во всех режимгх, кроме считывания, схемы, обеспечивающ,>e 1.:егенерацию, находятся в ся "1", нг хода 20 — "0", на выходах 23 и 24 блока; 1 управления записью-считыванием—

"0", на выходе счетчика 31 адреса — состояние 1111, H". выходе счетчика 35 — состояние

0000, Пусть для обеспечения необходимой длительное.ги регенерации одной строки необходимо 12 переключений счетчика 35, т,е. его конечное состояние 1100, при котором на выходе элемента И 36 появляется "1" и переводит счет-гик в исходное состояние.

Если в режиме считывания в соответствии с адресе л, поступивц;им на дешифратор 2, выбранный со столбца 21 элемент памяти ссдержит допустимь.й уровень "0", то на выходе схемы И 19 также находится

"0" и схемы, обеспечивающие регенерацию, находятся в исходном "îñòîÿíèè. При этом информация, считанная с накопителя 1 в соответствии с адресом на дешифраторе 4, поступает через селектор 3 и считывающий формирователь 5 на входы-выходы 6.

Если же в режиме считывания в соответствии с адресом, поступившим на дешифратор 2, выбранный со столбца 21 элемент памяти содержит уровень нуля ниже; чем на элементе И 19, то на его выходе появится

"1". В соответствии с этим на выходе 20 блока 9 управления регенерацией будет сигнал "1", который через элемент ИЛИ 30.поступит на вход Т-триггера 29, На его инверсном выходе, а следовательно, на выходе 10 блока 9 управления регенерацией, на входе счетчика 31 адреса и на входе элемента И 34 появится единица, которая: переведет счетчик 31 адреса из состояния

1111 в состояние 0000; разрешит подачу синхроимпульса С1 через элемент И 34 на вход счетчика 35; через выход 10 блока управления регенерацией поступит на вход блока 7 регенерации и приведет статические триггеры 25 в состояние приема информации; поступит на вход блока 11 управления записью-считыванием.

Счетчик 35 в соответствии с импульсами

С2, поступающими на его вход через элемент И 34, последовательно переключается из состояния 0000 до состояния 1100 (конечное состояние), т,е. столько раз, сколько необходимо для обеспечечия времени регенерации одной строки.

В ссответствии с импульсом, поступившим на аход, блок 11 управления записьюс гитыванием устанавливает режим выдачи инфо" мации по шинам 8 и 22 s блок 7 регенерации на время, необходи ;ое для срабатывания статических триггероь 25, Прием информации блоком 7 регенерации осуществляется подачей на его вхсд 24 "1" с соответствующего выхода блс ка 11 управления записью-считыванием. Зг гем блок 11 управления записью-считыванием устанавливает режилi приема информации накопителем 1.

При этом на входах 23 и 24 б..оха 7 регене5 рации устанавливаются сигналы "1" и "0" соответственно, что обеспечивает выдачу информации с триггеров 25 через усилители 28 и входы-выходы 8 и 22 на вход накопителя 1, После установления на выходе счетчика

35 состояния 1100 на выходе элемента И 36 устанавливается единичный сигнал, который сбрасывает счетчик 35 в исходное состояние и через элемент ИЛИ 30 поступает

5 на вход Т-три.гера 29, в результате чего он также возвращается в исходное состояние и на его инверсном выходе устанавливается

"1", которая блокирует элемент И 34 и восстанавливает триггеры 25 блока 7 регенерации в исходное равновесное состояние.

1695384

В любом состоянии счетчика 31 адреса, кроме исходного состояния 1111, на выходе элемента И-НЕ 32 присутствует сигнал "1".

При появлении единицы на выходе Т-триггера 29 и с приходом синхроимпульса С1 на выходе элемента 4 33 появляется 1, которая через элемент ИЛИ 30 поступает на вход

Т-триггера и переводит его в состояние "0" на его инверсном выходе. При этом по спаду сигнала из "1" в "0" на выходе счетчика 31 адреса устанавливается комбинация 0001, что соответствует адресу второй строки, и процесс регенерации повторяется, Регенерация накопителя 1 завершается

После постановления последней строки.

При этом на выходе счетчика 31 адреса— состояние 0111, на ыходе элемента И 37— единица. Следовательно, на выходе элемента И 37 сформйруется единица, которая переводит счетчик 31 адреса в исходное состояние 1111. Следовательно, на выходе элемента И-НЕ 32 устанавливается "О", Злемент И 33 блокируется, процесс регенерации прекращается и устройство возвращается в состояние считывания, Формула изобретения

Репрограммируемое постоянное запоминающее устройство, содержащее накопитель, блок дешифрации слов, блок дешифрации разрядов, блок ввода-вывода информации, блок управления записью-счи тыванием, первый выход которого соединен

С входом выборки накопителя, адресные

Вины которого соединены с соответствую цими выходами блока дешифрации слов, а разрядные шины — с соответствующими входами-выходами первой группы блока ввода-вывода информации, входы-выходы второй группы которого являются входамивыходами устройства, а адресные входы со5 единены с соответствующими выходами блока дешифрации разрядов, информационные входы которого являются адресными входами первой группы устройства, о т л и ча ю щ е е с я тем, что, с целью повышения

10 надежности, оно содержит блок регенерации, блок управления регенерацией, мультиплексор, элемент И, столбец элементов памяти, вход-выход которого соединен с первым входом элемента И и входом-выхо15 дом блока регенерации, входы-выходы группы которого соединены с соответствующими входами-выходами первой группы блока ввода-вывода информации, первый, второй и третий тактовые входы блока pere20 нерации соединены с входами и вторым и третьим выходами блока управления записью-считыванием соответственно, вход которого соединен с первым выходом блока управления регенерацией, второй выход ко25 торого соединен с входом выбарки блока дешифрации разрядов, входом коммутации мультиплексора, вторым входом элемента И, выход которого соединен с входом блока управления регенерацией, 30 выходы группы которого соединены с информационными входами первой группы мультиплексора, информационные входы второй группы которого являются адрес" ными входами втОрОй группы устройства, 35 а выходы соединены с соответствующими входами блока дешифрации слов.

1695384

1695384

Составитель С.Королев

Техред М.Моргентал Корректор О.Кравцова

Редактор А.Лежнина

Производственно-издательский комбинат "Патент", r. Ужгород, ул.Гагарина, 101

Заказ 4167 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб„4/5