Аналого-цифровой преобразователь

Аналого-цифровой преобразователь

Иллюстрации

Показать все

Реферат

 

Изобретение относится к вычислительной и цифровой измерительной технике и может быть использовано для преобразования аналоговых сигналов в цифровой код в аппаратуре автоматического контроля и управления , например, в составе устройства ввода аналоговых сигналов в ЭВМ. Изобретение позволяет повысить динамическую точность. Это достигается тем, что в устройство , содержащее усилители 1,2 и 3, устройства 4, 5 и 6 выборки и хранения сигналов, блоки 7, 8 и 9 компараторов, шифратор 22, введены аналоговые дифференцирующее устройство 10. устройство 11 выборки и хранения сигнала, компараторы 12-15, элементы ИЛИ/ИЛИ-НЕ 16 и 17, элементы ИЛИ 18 и 19, элементы И 20 и 21. 8 ил. w Ё О о ел ел о о Фиг./

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (я)ю Н 03 M 1/18

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

0с

О (Л

Ql

О

О (21) 4482615/24 (22) 07.06.88 (46) 30.11.91. Бюл. N. 44 (71) Научно-исследовательский институт прикладной математики и кибернетики при

Горьковском государственном университете им. Н.И.Лобачевского (72) В.И.Александрин, В.И.Горюнов и

В.Н.Самойлов (53) 681.325(088.8) (56) Шило В.Л, Функциональные аналоговые интегральные микросхемы, M.: Радио и связь, 1982, с. 53, рис.1.29.

Ямный В.С. Аналого-цифровые преобразователи напряжения в широком динамическом диапазоне. Минск, 1980, с. 119, рис, 3.38, (54) АНАЛОГО-ЦИФРОВОЙ ПРЕ0БРАЗОВАТЕЛЬ

„„ Ж ÄÄ 1695500 А1 (57) Изобретение относится к вычислительной и цифровой измерительной технике и может быть использовано для преобразования аналоговых сигналов в цифровой код в аппаратуре автоматического контроля и управления, например, в составе устройства ввода аналоговых сигналов в ЭВМ. Изобретение позволяет повысить динамическую точность. Это достигается тем, что в устройство, содержащее усилители 1,2 и 3, устройства 4, 5 и 6 выборки и хранения сигналов, блоки 7, 8 и 9 компараторов, шифратор 22, введены аналоговые дифференцирующее устройство 10, устройство 11 выборки и хранения сигнала, компараторы 12-15, элементы ИЛИ/ИЛИ вЂ” НЕ 16 и 17, элементы ИЛИ 18 и 19, элементы И 20 и 21. 8 ил.

1695500, )зоб)>етени . Относится K ВычлслительнОЙ !1 цифр<>вой Рз)16ри! ель )Ой Гехнике и может быть использовано дг)я преобразования ана/IОГОВых сиГHBf)oB В цифроВОЙ код B аппаратуре автоматического контроля и управления, например, В соста Ве устройства ввода аналоговых сигналов в ЭВМ, !

JÐëü .о изобретения яв. ):.1< : . Повыше" ние динаMè÷ecêoé точно(.,! !4

Ча фИГ. 1 П рИВЕДЕНО у! ) )>г Л,l ВП, ф) (-! К циональная гхема; на фи(-,.2 —.::.

17 Tb;ïB (1ЛИ/(ИЛИ вЂ” НЕ с вх(,ами Х1 и Х2 и

ВЫХОДВМИ, СООТВВТСТВУЮЩИМ 1 В)хе нумерация харакГерных моментов времени {т<)л1...<(1); на фиг,5 — пример расголожения осиллограмм гигналов на выходах усилителей разллчных ступеней и на выходе дифференцирующего jGTpoI4cTBB 10 В ряд посл!6дОВател ьно распоAO>K6HHblX ВО временИ TBI

Сплошной линией на фиг,5 представлены гравики фактического изменения напряженил с учетом времени рассасывания, а пунктлрной — рас;етны= "графлки идеального

АЦП; на фиг,6 — Выхо„,)((.)6 коды АЦП, получаемые в моменты появления тактовых имПУЛЬСОВ В СООТВ6ТСТВИИ < GCL,,(!(ËËOÃOBÌÌBÌÈ фиг.5; на фиг,7 — <><::.циллограммы ci!Iãíàëoâ на Выходе усили" елей "I:-а Bb(xQ()Г.8 —.значе. НИЯ ЛОГИЧЕСКИХ СИГ()ЗЛО<);(:! . ;хОДаХ УЗЛОВ, указанных в первой "pe". ::)Олицы . cooTветствующих различнь(м интервалам вр:-:.мени, указанным на фиг,7, Устройство (фиг.1) содержит усилителл

1,2 и 3, устройства 4,5 и 6 вь борки и xpBH!= ния слгналов, блоки 7,8 и 9 комг(араторо=,, аналоговое дифференциру(о(цее устройствз

10, устройство 11 выборки и хранения сигналов, компараторы 12-15, элементы 16 4

17 ИЛИ/ИЛИ вЂ” HE, элементы 1!8 и 19 ИЛИ, элементы 20 и 21 И. шифратор 22. Шифратор (фиг.1) содержит элементы 23 И и эл-=,— менты 24 ИЛИ. Блоки компараторов (фигЗ) содержат также компараторы 25.

Устройство работает следующим образом.

При неизменном входном напряжении

U))x(t) = const скорость Его изменения примерно равна нулю - (т) — ", - - = О (1)

В соответствии с этим напряжение на выходе дифференцирующего устройства 10, работа которого описывается выражением

d Овх(О

U вых10 = — ВС (2)

<1< t близко к нулю, т,е. U()b(»(> = О

10 Напряжение на выходе усилителя 1 равНО ))вв(х1 = Бвх(1),На ВЫХОДЕ УСИЛИТЕЛЯ 2—

U g)(x2 =4 UBx(t), на выходе усилителя 3 — U»()(3

-=16 Овх(с), Все напряжения поддействием импуль15 са синхронизации То (фиг,1) одновременно запоминаются в устройствах 4,5,6 и 11 выборки и хранения (Y8X), и напряжения

Цвых1,))вых2, ЦвыхЗ ПОСтУПаЮт На СООтВЕтСтВующие блоки 7Я и 9.

30 Напряжение, запомненное УВХ 1 поступает на входы 12 — 15 компараторов. На вторые и третьи входы этих компараторов поступают постоянные опорные напряжения величиной соответственно

25 1(1

+ Uon + — Uon — Uon Uon. Конкретная

4 4

ВЕЛИЧИНа Upn И Upn B BOllbTBX ЗВВИСИТ ОТ типа выбранной микросхемы-компаратора и указана в технических условиях. Напряже30 1, 1 ния +-л Qn л — — Uon и образуются при л помощи резистивных делителей из тех же нап ряжений.

На выходах компараторов в статике, 35 когда Вы пол няется условие

1 1 — Uon <, Uon < U вых10 < +4 Uon < + Uon

4 пРисУтствУют логические сигналы авых12 = О, а вых14 = О, авых13 = О, авых15 = О. ПрИ НУЛЕВЫХ

40 ЗнаЧЕНИЯХ авых12 — авых15 На ВЫХОДВХ ЗЛВМВНтов 18 и 19 выходные сигналы также соответствуют логическому нулю, Эти сигналы поступают на вход элементов ИЛИ/ИЛИ—

HE 16 и 17. Эти схемы представляют собой

45 логику с прямым и инверсным выходами (фиг.2).

На вторые входы элементов 16 и 17 поступают сигналы перегрузки с блоков 7,8 и

9 (фиг,3). Каждый из этих блоков компарато50 роВ представляет собой интегральную микросхему, содержащую от 64 до 1024 компараторов (в зависимости от типа) и встроенный резистивный делитель опорно(о напряжения, имеющий соответственно

55 64 — 1024 отвода.

В статике при U»(t) = const возможны три режима кодирования сигнала (в зависимости от величины Овх(1), 1695500

10

20

Первый режим -Uon < 16 Uex(t) < + Uon, т.е. входное напряжение соответствует младшей ступени усиления. В этом случае сигналы перегрузки по напряжению младшей и средней ступеней усиления отсутствуют и с блоков 8 и 9 на вторые входы элементов 16 и 17 поступают логические нули. Вследствие отсутствия перегрузки по скорости на вторые входы элементов 16 и 17 также поступают сигналы логического нуля.

В этом случае (фиг.2) на прямом выходе элементов 16 и 17 присутствует логический ноль, а на инверсном — логическая единица.

Логический ноль с прямого выхода элемента 17, поступая на вход элемента 20 и 21, не разрешает шифратору 22 считывание кода мантиссы с блоков 8 и 7.

Логическая единица с инверсного выхода элемента 17 разрешает считывание через шифратор 22 блока 9.

Логические нули с выходов элементов

20 и 21 поступают на выходные шины кода порядка, B дан ном случае код порядка

Nn = 00, что означает, что считывание произведено с младшей ступени усиления.

Второй режим — входное напряжение превышает (по модулю) младший предел, но меньше среднего предела, т.е. 160» (t)>

>Uon 4 Usx(t) < Uon, либо 16 Usx(t) < Uon, 4 U ex (t) >- U o u

В этом случае с блока 9 младшей ступени усиления на второй вход элемента 17 поступает сигнал логической единицы,. При этом на прямом выходе элемента 17 присутствует логическая единица, а на инверсном выходе — ноль. Этот ноль запретит считывание шифратором 22 кода с компараторов 9.

Единица с прямого выхода элемента 17 и единица с инверсного выхода элемента

16, поступая на входы элемента 21, дает единицу на его выходе, что разрешает счи- тывание информации с компараторов 8. Одновременно единица с выхода элемента 21 поступает на шину кода порядка. Код порядка в этом случае будет Nn = 01, что означает, что считывание произведено со средней ступени усиления, Третий режим — входное напряжение превышает (по модулю) средний предел измерений. В этом случае сигнал перегрузки по уровню поступает в виде логической единицы с блока 8 на элемент 16. Единицы с прямых выходов элементов 16 и 17, поступая на входы элемента 20, разрешают считывание кода с компараторов блока 7, а нули с инверсных выходов элементов 16 и

17 запрещают считывание информации с блоков 9 и 8. В рассмотренном режиме код порядка образуется единицей с выхода элемента 20 и нулем с выхода элемента 21.

Величина кода порядка Nn - 10 означает при этом, что считывание произведено с компараторов 7.

Из рассмотренных режимов следует, что выходной код мантиссы всего АЦП снимается с выхода шифратора 22, который в зависимости от величины входного сигнала передает выходной код набора компаратора либо младшей, либо средней, либо старшей ступеней усиления.

Таким образом, работа АЦП в статике (б0вх/dt -.. О), не отличается принципиально от работы прототипа.

Принцип действия устройства в динамике заключается в следующем

Если скорость изменения входного сигнала (по модулю) в момент считывания мала (например, не превышает 1/4 от значения

UQn), то выбор ступени усиления осуществляется только.в зависимости от величины по модулю входного сигнала устройства, Если абсолютное значение скорости изменения входного сигнала в момент считывания значительна, в результате чего динамическая погрешность младшей ступени усиления значительно превышает погрешность квантования средней ступени, от компаратора 13 или компаратора 14 через элемент 19 поступает сигнал логической единицы, запрещающий считывание с блока

9 младшей ступени. В этом случае, в зависимости от уровня, считывание возможно либо с блока 8, либо с блока 7.

Если абсолютное значение(модуль) скорости в момент выборки велико (например, превышает предельно допустимое значение равное Uon и. следовательно, динамические погрешности младшей и средней ступеней значительно превышают полную погрешность старшей ступени усиления, то под действием выходных сигналов компараторов 12 и 13 или компараторов 14 и 15 (в о 0вх зависимости от знака скорости " )

dt логическая единица с выхода элементов 18 и 19 запрещает считывание с блоков 9 и 8 и разрешает считывание только с блока 7. Тем самым, независимо от уровня сигнала обеспечивается считывание со ступени усиления, имеющей наименьшую полную погрешность.

Одной из типовых ситуаций изменения

Usx(t) в динамике является случай, когда входное напряжение является близким к синусоидал ьному (кваэиси нусоидал ьн ы м), т.е.

Uex (С ):= Um sin 2 л f t (3) .

1695500

15

25

40

В соответствии с (2) на выходе дифференцирующего устройства 10 напряжение определяется соотношением

0B x1O (t), — 2ЖRG f UmСОЗ2mf t, (4) Как видно из графиков на фиг.4, UBbix10(t) в различные моменты времени может быть как положительным (от t1 до тз), так и отрицательным (ат з до tg). При этом амплитуда напряжения UB»10 (t) есть функция двух независимых параметров: амплитуды Um и частоты f.

В связи с этим режимы работы АЦП в динамике выглядят следующим образом

Первый режим соответствует случан>, когда амплитуда Um любая, а частота f настолько низкая, чтодинамические процессы не оказывают заметного влияния на величину полной погрешности. Амплитуда

UBblx10(t) = 0 mf МаЛа ПрИ ЭТОМ ИЗ-За МаЛОсти сомножителя f. При этом сигнал логической единицы на выходах компаратороа

12-15 отсутствует. Работа в этом режиме аналогична работе АЦП, соответствующей статике, т.е. когда UBx (t) = const.

Во втором режиме амплитуда Um мал--I настолько, что несмотря на то, что f может быть и велика, произведение Um íà f мало, и величина UBblx10(t) также мала формула (4).

Поэтому. на выходах компараторов 12 — 15 логические нули и, следовательно, АЦП работает так же как в статике на младшей ступени усиления.

Третий (динамический) режим характеризуется тем, что произведение амплитуды

Um на частоту f величина немалая. В этом случае выходные сигналы логических схем

АЦП (фиг.1) в соответствии с осциллограммами (фиг.5) выборки напря>кений в тактовых точках t1 — tz на выходах усилителей 1,2 и

3 и дифференцирующего устройства 10 принимают значения, указанные на фиг.5.

В момент t4 считывание происходит не с младшей ступени, а со средней, так как на выходе компаратора 13 и элемента 19 сигнал равен логической единице.

l1o сравнению с идеальной модельк)

АЦП, не имеющей динамической погрешности, считывание с более грубой средней ступени усиления, как в данном устройстве, а момент t=t4 (фиг.5) приводит к увеличеник) погрешности в 4 раза, В прототипе в данной ситуации считывание происходит с младшей ступени с гораздо большей погрешностью. Так, согласно кодированнои информации, приведенной на фиг.5

ЛМ == Мфэкт NðBñö == 10110 01111 = 00111, т.е, семь квантов младшей ступени. Но это в 7 раз больше, чем в идеальном АЦП.

Таким образом, в известном устройстве погрешность в рассмотренной ситуации значительно больше, чем в данном устройстае, в результате чего и достигается положительный эффект.

В четвертом динамическом режиме и амплитуда, и частота входного сигнала близки к своим предельным значениям. Соответствующие этому случаю необходимые для рассуждений осциллограммы приведены на фиг.7, а значения выходных сигналов схем фиг,1 приведены на фиг.8. Соответствие сигналов фиг.7 значениям логических сигналов на выходах узлов 12 — 15, 18 и 19 и сигналами перегрузки по уровню и по скорости (фиг.1) устанавливается с помощью рассуждений, использованных при рассмотрении трех предыдущих динамических режимов, Всего же в АЦП возможно 9 режимов (статических и динамических). . Формула изобретения

Аналого-цифровой п реоб разовэтел ь, содержащий три усилителя с коэффициентами передачи соответственно 1,4 и 1б, входы которых объединены и являются входной шинОй, а выходы первого, второго и третьего усилителей соединены с соответствующими информационными входами первого, второго и третьего устройств выборки и хранения сигналов, управляющие входы которых являются шиной управления, три блока компэраторов и шифратор, о т л и ч а ю щ и й5 с я тем что, с целью повышения динамической точности, в него введены аналоговое дифференцирующее устройство, четвертое устройство выборки и хранения сигнала, четыре компарэтора, два элемента ИЛИ, два элемента ИЛИ/ИЛИ-НЕ и два элемента И. причем вход. аналогового дифференцирующего устройства является входной шиной, а выходсоединен с входом четвертогоустройства выборки и хранения сигнала, выход которого соединен с прямыми входами первого и второго компараторов и инверсными входами третьего и четвертого компараторов, инвертирующие входы первого и второго компараторов и прямые входы третьего и четвертого компараторов являются соответственно первой, второй, третьей и четвертой шинами опорного напряжения, выходы первого и четвертого компараторов соединены соответственно с первыми и вторыми входами первого элемента ИЛИ, выходы второго и третьего компараторов соединены соответственно с первым и вторым входами второго элемента ИЛИ, выход первого элемента ИЛИ соединен с первым входом первого элемента ИЛИ/ИЛИ вЂ” КЕ. выходы

16(l55r)0

war Юмкй

ИЛИ) еиаа анй

ИЛИ-ИЕ) Фйг1 2 первого, второго и третьего устройств выборки и хранения сигналов соединены с соответствующими первыми входами первого, второго и третьего блоков компараторов, вторые и третьи входы первого, второго и третьего блока компараторов являются соответственно пятой и шестой шинами опорного напряжения, при этом второй вход первого элемента ИЛИ/ИЛИНЕ соединен с выходом "Перегрузка по уровню" второго блока компараторов, выход второго элемента ИЛИ соединен с первым входом второго элемента

ИЛИ/l ЛИ-НЕ, второй вход которого соединен с выходом "Перегрузка по уровню" трет .ro блока компараторов, инверсный выхг, второго элемента ИЛИ/ИЛИ вЂ” НЕ соеди ен с соответствующими входами "Разрешения считывания с младшей ступени" шифратора, а прямой выход соединен с пе рвыми входами первого и второго элементов

И, прямой выход первого элемента

ИЛИ/ИЛИ вЂ” НЕ соединен с вторым входом первого элемента И, а инверсный выход соединен с вторым входом второго элемента

5 И, выход первого элемента И соединен с соответствующими входами "Разрешения считывания со старшей ступени" шифратора и является шиной "Старший разряд кода порядка", выход второго элемента И соеди10 нен с соответствующими входами "Разрешения считывания со средней ступени" шифратора и является шиной "Младшийразряд кода порядка", информационные выходы первого, второго и третьего блоков

15 компараторов соединены соответственно с первой, второй и третьей группой информационных входов шифратора, выходы которого являются шиной кода мантиссы, управляющий вход четвертого устройства

20 выборки и хранения сигнала является шиной управления.

1695500

Ы4„И) ааммФ

ФЧ4, + ф Кф

Имв (юд) е

° ю вю вв е в е ев е»»

»в I » ° э юю

»ееююющ

hf e, c ag ag gy tt y.

Враюв. j

Af 4t3lg 44lf

-V » а аа ав аа ав

IaaII

IaeI4 «ФФФФФ

Iaaaa

ФИ)!

Иемй (Щ}

С4Юу . iatee

laatt

teals

44ФФУ

taaaa

ФИИ йаюЗ

Им) Я 4И) нее

taatt

Jaata.. - !ме

34ееф. 4®М

° еев ев»» » ев ев»»В» ав»вев»» ааав» ав Юав ва аав»в ав

»»е ее е» «»ев е» евв.вва ев а» юа» еааеав евВ «В ав ев ав в» ча

Фиг. 6

I вм1

Сст! ивма (СР)

Ив> (на) 1695500

1, 6)

ХО ар

Фиг. 8

Составитель А. Титов

Редактор А, Калениченко Техред M.Ìoðãåíòàë Корректор М, Демчик, Заказ 4172 Тираж Подписное

ВН ИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035„Москва, Ж-35, Раушская наб., 4/5 роизводственно-издательский комбинат "Патент", r. Ужгород, ул.Гагарина 103