Устройство для обнаружения и исправления ошибок

Устройство для обнаружения и исправления ошибок

Иллюстрации

Показать все

Реферат

 

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (я)5 Н 03 М 13/00

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Ок

0 (Л (л

ЬЭ

f9

1д

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4428896/24 (22) 23.05.88 (46) 30.11.91, Бюл. М 44 (71) Научно-исследовательский институт прикладных физических проблем им.

А.Н.Севченко (72) Л.H.Âàñèëåâè÷; А.А.Коляда, В.В.Ревинский и А.Ф.Чернявский (53) 681.3(088.8) (56) Авторское свидетельство СССР

М 1136165, кл. 6 06 Р 11/08, 1983.

Авторское свидетельство СССР

М 1541784, кл. Н 03 М 13/00, 17.05.88. (54) УСТРОЙСТВО ДЛЯ ОБНАРУЖЕНИЯ И

ИСПРАВЛЕНИЯ ОШИБОК (57) Изобретение относится к вычислительной технике и предназначено для контроля однократных ошибок в арифметических уст.„.. Ы,„, 1695512 А1 ройствах конвейерного типа. Цель изобре.тения — расширение области применения за счет обработки модулярных кодов. Устройство для обнаружения и исправления ошибок содержит блоки 2 — 4 вычисления интервального индекса, узел 5 задержки, вычитатели 6 и 7 по модулю, блок 8 демультиплексоров, вспомагательные регистры 9 и

10, блок 11 сумматоров коррекции, дешиф. ратор 12 и блок 13 памяти . По поступающим на вход устройства цифрам модулярного кода, подлежащего контролю, блоки вычисления интервального индекса и вычислители формируют признаки, по которым из блока памяти извлекаются сообщения о наличии ошибки и ее местонахождении . На заключительном этапе операции осуществляется коррекция ошибки . 1 ил.

1695512

Изобретение относится к вычислительной технике и предназначено для контроля однократных ошибок в арифметических устройствах конвейерного типа, работающих в модулярных системах счисления.

Цель изобретения — расширение области применения за счет обработки модулярных кодов.

На чертеже изображена схема устройства для обнаружения и исправления ошибок.

Устройство содержит вход 1 устройства, первый — третий блоки 2 — 4 вычисления интервального индекса,, узел 5 задержки, первый 6 и второй 7 вычитатели по модулю, блок 8 демультиплексоров, первый 9 и вто- ,, рой 10 вспомогательные регистры, блок 1 сумматора коррекции по модулям системы счисления, дешифратор 12, блок 13 памяти, информационный выход 14 и первый 15 и второй 16 сигнальные выходы устройства.

Блоки 2 — 4 вычисления интервального индекса осуществляют формирование за Т = )loggK(тактов модулярного кода (дк,r K+>,цк+г ) интервальной индексной характеристики l(X ) числа

Х Е/ ук+ г = (— (0,5Мк+г)„...) 0,5Мк+г(-1» по правилу

К вЂ” 1

%=1 (х )}Ч=}Х I! ()+Я > (g))«lp !

=1 (1) где

RI,! (Я)=! гп 1 )М ",к 1gl mltmi, (2)

RII (g )= М."к! Q } i = K, K+1, K+ 2 (3)

I(X ) определяется соотношением

К вЂ” 1

X =, . M! к-q у, к — + l(X )Мк-1, 1=1

М! к-q -=: Мк-! m; mi, Ме = П п1т, )g= =-1

-К-1, К+2);

ЖI,К вЂ” 1 =}MI К вЂ” 13}пц где через (Х) и )Х(обозначаются ближайшие к Х соответственно слева и справа целые числа, Узел 5 задержки состоит из Т+ 2 последовательно соединенных регистров разрядк+г ностью X В бит (В =)оцгпц(. Вход первого

1=1 . регистра цепочки подключен к входу устройства, а выход последнего — к входу первого слагаемого блока 11 сумматоров коррекции.

Блок 13 памяти реализован посредством ПЗУ.

Вычитатели 6и 7 по модулю формируют вычеты ок+1, ок+г по правилу

5- )tnк IN ВСЛИ Ю «1 К 2 (5

1(- ) щ is! ю„. . В остальных случаях Я =-- К+1, К+2. Вычитатели 6 и 7 по модулю могут быть реализованы

10 посредством ПЗУ. блок 8 состоит из В = пах(Ьк, Ьк+, Вк+г» демультиплексоров.

Устройство работает следующим образом.

15 На первом такте операции обнаружения и исправления ошибки цифры модулярного кода (1, „.....)к г подлежащего контролю, передаются в узел 5 задержки, а также поступают в блоки 2 — 4, которые в ходе очередных Т тактов, считая текущий, формируют соответственно вычеты к, к+1, 7 к+г (формулы(1) — (3)). ka(T

+ 1)-м такте вычитатели 6 и 7, реализуя выражения (4), получают двухкомпонентный модулярный код (q<+>, ок+г), а на (Т + 2)-м такте из блока 13 памяти, обладающего емкостью 2 к+1 (К+г) слов разрядностьк> (В + )1оогК + 1(бит, счи30 тывается пара величин (а, 1 — 1 >, где

i а = / — M!, к+г, я! пц; е и -параметры

l происшедшей ошибки Е = (О, О, О, е О ...О), однозначно определяемые системой уравнений

,и.),л

1 Лк+ к z +I) к+г к а при некотором т (Î, 1» в случае 1 < К и при г = О в случае i > К, На заключительном (Т+

3)-м такте операции величины я и I — 1 с

I первого и второго выходов блока 13 памяти поступают соответственно на информационный и управляющий входы блока 8 демультиплексоров, а также подаются на входы дешифратора 12. В результате блок 8 демультиплексоров формирует модулярный код (О, О, ..., О, е, 0...,0) ошибки Е, а дешифратор 12 вырабатывает сигналы

0, если < е, i-1>=<0,0>; (6) ! I-55 1,в остальных случаях;

1, если<я, I — 1>" <0,1>;

1 (7)

О, в остальных случаях;

Гг=

1695512

Составитель А. Клюев

Редактор М. Кобылянская Техред М.Моргентал Корректор T. Палий

Заказ 4173 Тираж, . Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж 35, Раушская наб., 4/5

Производственно-издательский комбинат "Патент", г, Ужгород, ул.Гагарина, 101

Код {О, 0,...0, е, О, ..., 0) вместе с появляющимся в это же время на Выходе узла 5 задержки кодом(g> „....., к+2 ) передается в блок 11 сумматоров коррекции, где и

-осуществляется исправление ошибки по правилу X = X + Е Мк+2. Если исходное слОВО (1,,...... g K + 2 )яВляется кодОВым, то в силу того, что (qк+1, О к+2) = (О, О), система равенств (5) выполняется при е= О и т= О 10 независимо от значения величины L, Исходя из этого в таблице декодирования, записанной в блок 13 памяти, коду (Ок+1, Ок+г)

= (0,0) поставлена в соответствие пара величин < c = О, — 1 =- О>, а кодам (Ок+, I 15 цк+г), для которых система уравнений (5) не имеет решения, — пара < e = 0, i — 1 = 1>, l

Благодаря данной особенности декодирующей таблицы обнаружение ошибки в мо- 20 дулярном коде в ходе (T+3)-го такта операции сопровождается появлением на первом выходе дешифратора 12 единичного сигнала (формула (6)). Кроме того, если обнаруженная ошибка не является однократ- 25 ной, так как видно из формулы (7), единичный сигнал генерируется и на втором выходе дешифратора 12. В последнем случае ошибка исправлена быть не может, поэтому на информационный выход 14 устройства также, как и в случае отсутствия ошибки, выдается исходный модулярный, код.

Из приведенного описания видно, что выполнение одной операции контроля 35 ошибки в устройстве занимает Т + 3 такта, при этом обращение к нему можно производить ежетактно.

Формула изобретения

Устройство для обнаружения и исправ- 40 ления ошибок, содержащее первый и второй блоки вычисления интервального индекса, узел задержки, первый и второй вычитатели по модулю, блок демультиплексоров, первый и второй вспомогательные 45 регистры, блок сумматоров коррекции по модулям системы счисления, дешифратор и блок памяти, причем вход устройства соединен с входом узла задержки, выходы группы которого соединены с входами первого слагаемого груп п ы блока сумматоров коррекции по модулям системы счисления, входы второго слагаемого группы и выход которого соединены соответственно с выходами группы блока демультиплексоров и с информационным выходом устройства, первый и второй сигнальные выходы которого соединены соответственно с.первым и вторым выходами дешифратора, входы разрядов с первого по К-U (К вЂ” количество информационных оснований) входа устройства соединены с соответствующими входами первого блока вычисления интервального индекса, входы разрядов с первого по (К-1)-й и вход (К+1)-го разряда входа устройства соединены соответственно с входами второго блока вычисления интервального индекса, выход которого соединен с входом уменьшаемого первого вычитателя по модулю, выход которого и выход второго вычитателя по модулЮ соответственно через первый и второй вспсмогательные регистры соединены с первым и вторым адресными входами блока памяти, первый выход которого соединен с информационным входом блока демультиплексоров и с первым входом дешифратора, второй вход которого соединен с управляющим входом блока демультиплексоров и с вторым выходом блока памяти, о т л и ч а ющ е е с я тем, что, с целью расширения области применения за счет обработки модулярных кодов, оно содержит третий блок вычисления интервального индекса, причем входы разрядов с первого по (К-1)-й и вход (К+2)-го разряда входа устройства соединены соответственно с входами третьего блока вычисления интервального индекса, выход которого соединен с входом уменьшаемого второго вычитателя по модулю, вход вычитаемого которого соединен с входом вычитаемого первого вычитателя по мо; дулю и с выходом первого блока вычисления интервального индекса.