Устройство для вывода графической информации

Устройство для вывода графической информации

Иллюстрации

Показать все

Реферат

 

Изобретение относится к автоматике и вычислительной технике и может быть использовано для вывода графической информации из ЭВМ. Цель изобретения - повышение быстродействия устройства, которая достигается за счет введения регистра 4, счетчика 5. блока 6 регистров, регистра 7, сумматора 8, регистра 9, регистра 10. регистра 11, регистра 12, регистра 13, регистра 14, счетчиков 15-17, преобразователя 19 форматов, с первого 24 по третий 26 блоков сравнения, дешифратора 27, счетчика 28 и соответствующих функциональных связей. Изобретение позволяет формировать на экране цветного монитора многооконное изображение . 1 з.п. ф-лы, 5 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (51)э G 06 F 3/153

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4757083/24 (22) 08.09.89 (46) 15.12.91. Бюл. M 46 (71) Научно-исследовательский институт

"Научный центр" (72) Ю.В.Александров и Ю.H.Ñàâ÷åíêî (53) 681.327.11(088.8) (56) Патент США N- 444920, кл. G 06 F 3/153, опублик. 1984.

Заявка Великобритании hh 2130857, кл. G 06 F 3/153, опублик. 1984. (54) УСТРОЙСТВО ДЛЯ ВЫВОДА ГРАФИЧЕСКОЙ ИНФОРМАЦИИ (57) Изобретение относится к автоматике и вычислительной технике и может быть исИзобретение относится к автоматике и вычислительной технике и может быть использовано для вывода информации иэ

ЭВМ.

Цель изобретения — повышение быстродействия устройства.

На фиг. 1 приведена структурная схема устройства; на фиг. 2-4 — схема формирования изображения; на фиг. 5 — структурная .схема преобразователя форматов;

Устройство содержит блок 1 управления, буфер 2 данных, первый блок 3 памяти, первый регистр 4, первый счетчик 5, блок 6 регистров, второй регистр 7, сумматор 8, с третьего во восьмой регистры 9-14, с второго по четвертый счетчики 15-17..Позицией

18 обозначена шина данных. Устройство содержит преобразователь 19 форматов, Кроме того, на фиг. 1 позицией 20 обозначена шина адреса. Ы„, 1698885 А1 пользовано для вывода графической информации из ЭВМ. Цель изобретения — повышение быстродействия устройства, которая достигается эа счет введения регистра 4, счетчика 5, блока 6 регистров, регистра 7. сумматора 8, регистра 9, регистра 10, регистра 11, регистра 12, регистра 13, регистра

14, счетчиков 15 — 17, преобразователя 19 форматов, с первого 24 по третий 26 блоков сравнения, дешифратора 27, счетчика 28 и соответствующих функциональных связей.

Изобретение позволяет формировать на экране цветного монитора многооконное изображение. 1 э.п. ф-лы, 5 ил.

Устройство также содержит блок 21 синхронизации, второй блок 22 памяти, цифроаналоговый преобразователь 23, с первого по третий блоки 24-26 сравнения, дешифратор 27 и пятый счетчик 28, Блок 1 управления содержит коммутатор 29 и счетчик 30. Преобразователь 19 форматов со- держит регистр 31, счетчик 3". и коммутатор

33.

В соответствии с принятым способом структуризации изображения, полосой именуется часть экрана, занимающая всю его ширину, которая может быть разбита на области с вертикальными границами между ними, так, что каждая из них физически располагается в последовательно непрерывной области первого блока памяти и представляет собой либо целый фрагмент изображения, либо его часть. Определенные таким способом области именуются клетками. В примере на фиг. 2 изображение состоит, 1698885

55 таким образом, из семи полос 34-39, которые состоят из клеток 40-44, полоса 35 — из клеток 40-42.

Дескрипторы представляют собой блоки 32-разрядных слов, размещенные в произвольных, не обязательно смежных областях видеопамяти, Дескриптор полосы состоит из трех последовательных слов, расположенных, начиная с некоторого ад реса А.(Так как для видеопамяти принята обычная система адресации, а выборка информации производится 32-разрядными словами, то последовательные адреса слов будут А, А+4, А+8 и т.д,).

Первое слово содержит адрес дескриптора следующей. полосы А 2. Второе слово содержит информационные поля, в которых закодированы: число строк в полосе, число клеток в полосе, коэффициент повторения строк (масштаб по вертикали) МВ; биты расширения адреса РА, приоритет П, количество бит на элемент иэображения (пиксел) БП, номер палитры МП, коэффициент увеличения по горизонтали (масштаб по горизонтали) МГ, третье — адрес блока дескрипторов клеток текущей полосы А 1. Поле П (приоритет). В заданную точку экрана может выводиться информация, содержащаяся в различных ячейках блока памяти, и отображаться в различных режимах. Режимы отображения содержатся в соответствующих полях дескриптора кадра, полосы или клетки, В каждом из этих дескрипторов имеются биты П, комбинация значений которых определяет, из которого дескриптора (кадра, полосы или клетки) берутся режимы отображения, Отметим, что в качестве дескриптора кадра фигурирует дескриптор первой полосы кадра, устройство работает следующим образом, Если при отображении очередной клетки значение поля П в ее дескрипторе равно

1, то в пределах данной клетки режим отображения определяется значениями соответствующих полей дескриптора этой клетки. Если же в дескрипторе клетки значение разряда П равно О, а в дескрипторе полосы, к которой относится данная клетка, значение П равно 1, то режимы дескриптора клетки игнорируются и информация отображается в соответствии с режимами, указанными в дескрипторе полосы. Наконец, если в дескрипторе клетки и в дескрипторе полосы П равно О, то режим отображения информации в данной клетке задается значениями соответствующих полей дескриптора кадра (т.е, дескриптора первой полосы), а значения этих полей в дескрипторах клетки и полосы игнорируются.

Поле PA (расширение адреса), Это поле позволяет работать с памятью, для адресации которой недостаточно 32 разрядов. Задавая различные значения поля PA (в пределах отведенных для него разрядов), можно выдавать на экран информацию из различных сегментов памяти. По сути это старшие разряды расширенного адреса, воэможность использования которых зависит от общего объема памяти. Этот параметр,- равно как и остальные параметры в полях режимов берется для каждой данной клетки, либо из ее дескриптора, либо из дескриптора соответствующей полосы, либо из дескриптора кадра в зависимости от значений полей П в этих дескрипторах.

Поле ИП (номер памяти). Каждому коду цвета может соответствовать несколько цветов или оттенков цвета. Несколько вариантов таблиц цвета для каждого из режимов содержится в блоке 22 памяти, а номер фактически используемой в данной клетке таблицы задается значением поля МП (или

ИП1 — ИПМ). Физически значения поля МП (или ИП1 — МПИ) есть старшие разряды адреса блока 22 памяти.

После Ml (масштаб по горизонтали).

Это поле задает коэффициент увеличения иэображениг в пределах данной клетки, В зависимости от значения поля МГ(или МГ1—

МГН) каждая точка иэображения в пределах данной клетки повторяется на экране подряд несколько раэ.

По адресу А1 расположено слово, содержащее адрес ячейки блока 3 памяти, в которой размещено первое слово видеоданных первой клетки текущей полосы, по следующему адресу — адрес первого слова видеоданных второй клетки и т,д, по числу клеток в данной полосе. В последующих словах содержится информация о режимах отображения видеоданных в клетках полосы на экране. длина клетки на экране (в

32-разрядных словах) 1 1, 1 2, LÇ, „„LN, смещение адреса при переходе к следующей строке клетки $1, $2, ..., SN, масштаб по вертикали МВ1, МВ2, МВЗ...„MBN, приоритет П,.количество бит на пиксел БП1, БП2, БПЗ...„БПЙ, номер палитры ИП1, КП2, НПЗ, ..., NUN, номер пиксела, с которого начинается выдача на экран в первом слове клетки Н1, Н2, H3, ..., HN и номер пиксела; которым заканчивается выдача на экран последнего слова клетки К1, К2, КЗ, .... KN, а также масштаб по горизонтали МГ1, МГ2, МГЗ, ..., МГй.

Начиная с адреса А2, размещается дескриптор следующей полосы и т.д. по числу полос, 169ВВ85

Преобразователь 19 (форматов) предназначен для преобразования 32-разрядных слов, считываемых из блока 3 памяти, в последовательность кодов, разрядность которых определяется полем БП, а частота выдачи этих кодов на экран — значениями полей БП и МГ.

Преобразователь 19 содержит коммутатор 33, с помощью которого-на выходы преобразователя 19 и далее на адресный вход блока 22 могут быть выданы любые разряды буфера 2 группами по одному, двум, четырем и восьми разрядам, Счетчик 32 (пикселей) определяет группу разрядов, которая в данный момент выдается на выход преобразователя, Регистр

31 (атрибутов клетки), в которой в начале отображения очередного фрагмента строки заносится содержимое поля К1-KN из дескриптора клетки.

Одновременно значение поля Н1-HN этого дескриптора заносится в счетчик 32 значения Н1 — HN и К1 — KN, определяющих номера пикселов в первом и последнем словах фрагмента строки, с которых соответственно начинается и заканчивается выдача этого фрагмента на экран.

Принятая структура дескрипторов позволяет динамически управлять всеми параметрами изображения в каждой клетке независимо и устанавливать размер каждой клетки на экране с точностью до одного пиксела. Наличие во всех дескрипторах бита приоритета позволяет установить общие режимы отображения для данной полосы и для всех полос на экране. Наличие поля расширения по адресу дает воэможности работать с несколькими отдельными планами изображения (задаваемыми содержлмым поля расширения) или работать с видеопамятью, физически реализующей лишь часть адресного пространства. За счет введения в дескрипторы поля смещения имеется возможность отображать на экране часть фрагмента битовой карты, так как несмотря на то, что длина строки фрагмента в видеопамяти составляет $ слов, размер ее на экране может быть меньше L слов. Схематически принцип определения адреса начала следующей строки клетки на экране проиллюстрирован на фиг. 4, где изображено полное окно (фрагмент) в блоке 3 памяти и показана его часть, отображенная на экране (клетка 45). Адрес начала окна в видеопамяти АО, адрес начала клетки А1, длина фрагмента $ слов, длина клетки L слов.Так как последовательные строки фрагмента размещаются непрерывно в видеопамяти (блоке 3), то при любом взаимном расположении этого фрагмента и клетки адрес нача10

45 ла следующей строки образуется прибавлением величины 4$ к адресу начала предыдущей строки, а длина клетки на экране определяется величиной L.

При таком способе описания структуры изображения предельное число клеток в одной полосе ограничено возможностями аппаратурной реализации системы, предельное число полос на экране равно числу строк растра. Экран без окон — это частный случай полосно-клеточной структуры, когда число полос равно 1 и число клеток в этой полосе также равно 1.

Битовая карта изображения состоит из необходимого количества произвольно расположенных в блоке 3 памяти фрагментов.

Одновременно в блоке 3 хранится таблица дескрипторов, описывающих изображение в терминах полосно-клеточной структуры.

Входящий в состав устройства блок 21 синхронизации представляет собой многорежимный программируемый счетчик. формирующий временную диаграмму развертки кадра в зависимости от содержимого регистра 11 (режима кадра), регистра 12 (режима полосы) и регистра 13 (режима клетки).

Блок 1 управления представляет собой коммутатор 29 импульсов синхронизации, управляемый программируемым счетчиком

30. Диаграмма работы счетчика 30 определяется значениями полей регистра 14 (атрибутов полосы), которой задает последовательность записи видеосигналов в регистры устройства и назначение каждого очередного видеослова, считываемого из памяти. В соответствии с последовательными состояниями счетчика 30 коммутатор 29 выдает импульсы синхронизации на входы записи . регистров устройства.

Адрес нахождения в блоке 3 первого дескриптора первой полосы А фиксирован аппаратно, этот адрес заносится в счетчик 5 (адреса) по кадровому импульсу, вырабатываемому блоком 21 в начале развертки оче- ° редного кадра изображения. После кадрового импульса устройство начинает бтображение первой строки растра. Для этого блок

21 выдает последовательность импульсов синхронизации выборки/записи. По переднему фронту первого импульса на шину 20 адреса выдается значение адреса А, содержащееся в счетчике 5. При этом из блока 3 считывается по адресу А первое слово блока дескрипторов и содержащийся в нем адрес дескриптора следующей полосы задним фронтом импульса синхронизации записывается в регистр 4 адреса следующей полосы. Этим же импульсом инкрементируется счетчик 5 (на 4) и счетчик 30, который управляет переключением коммутатора 29, определя1698885

25

35

50

55 ющего, в какой регистр будет производиться запись следующего слова, считываемого из блока 3. По второму импульсу синхронизации из блока 3 считывается слово по адресу А+4, в котором содержится информация, описывающая структуру и режим отображения первой полосы, содержимое полей "число строк" и "число клеток" загружается в регистр 14 атрибутов текущей полосы,. содержимое полей МВ, РА и П дескриптора первой полосы заносится одновременно в регистр.11 (режима кадра) и в регистр 13 (режим полосы). Содержимое полей БП, П и МГ заносится также в регистры

11 и 13.

Счетчики 5 и 30 снова инкрементируются, из блока 3 считывается слово-дескрипто,ра полосы, при этом в счетчик 5 загружается .адрес блока дескрипторов клеток текущей полосы А1,: Начиная с этого адреса, из блока

3 тем же способом считываются и последовательно загружаются в регистры блока 6 адреса начала всех N клеток данной полосы (максимальное значение N определяется аппаратной реализацией системы). Число N содержится в поле ".число клеток" регистра

14 атрибутов текущей полосы. После записи

N-го регистра счетчик 30 устанавливает коммутатор 29 в состояние, в котором следующим импульсом синхронизации информационные поля очередного слова в блоке 3 памяти, содержащего информацию о режиме первой клетки полосы, заносятся в счетчик 17 (слов) (Ilofl8 L1), в регистр 7 (поле

$1), в регистр 13 (режим клетки) поле БП1, ЙП1, МГ1), а также в регистр 31 (атрибутов клетки) преобразователя форматов (поле К1) и в счетчик 32 преобразователя форматов (поле Н1). Передним фронтом следующего импульса синхронизации адрес дескриптора первой клетки, содержащейся в это время в счетчике 5, переписывается в регистр

10 (дескриптора клетки), а задним фронтом этого импульса в счетчик 5 загружается из первого регистра блока 6 адрес начала первой клетки полосы, Следующими импульсами синхронизации производится считывание из блока 3 памяти слов видеоданных для отрезка первой строки растра, соответствующего первой клетке, и запись этих слов в буфер 2 данных. При этом в ходе считывания непрерывной последовательности слов для этого отрезка строки, как уже указывалось,.по переднему фронту импульса производится запись слова из блока .3 памяти по адресу, содержащемуся в счетчике 5, в буфер 2, а по заднему — инкрементируется на 4 счетчик 5, инкрементируется счетчик 30, а также декрементируется на 1 счетчик 17. Назначение буфера 2 данных— сгладить неравномерность темпа извлечения слов из блока 3 памяти из-за необходимости чтения дескрипторов, а также из-за возможного использования только части разрядов слова (заданных значениями БП, Н1, К1), Преобразователь 19 трансформирует 32-разрядные слова, считываемые иэ памяти, в последовательность кодов, разрядность которых определяется полем

БП или БПП, а частота следования — значением.поля МГ или МГТ. Каждому из этих кодов может быть поставлен в соответствии определенный цвет или оттенок цвета на экране,в зависимости от значения поля Nfl или ИП1, адресующего блок 22 памяти, с выхода которого компоненты видеосигнала поступают на цифроаналоговый преобразователь 23 и далее, на линии R, G, В цветного графического монитора, Какие из полей (БП или БП1, МГ или МГ1, ЙП или ЙП1) определяют режим отображения клетки, зависит от значения поля П в регистрах 11-13 и регистре 31 преобразователя 19, определяющих режим. Наивысшим приоритетом обладает режим клетки, т.е. значения поля П в регистре 12 равно 1, то видеоинформация отображается в соответствии со значениями полей дескриптора клетки, Если же это значение равно О а в соответствующем разряде регистра 13 стоит 1,.то информация отображается в соответствии со значениями полей дескриптора полосы, И наконец, если в регистре 13 это значение равно О, то действует режим, заданный дескриптором кадра, в качестве которого фигурирует дескриптор первой полосы кадра, содержащийся в регистре 11. Содержимое поля МГ задает частоту смены информации на выходах R, G, В и с помощью этого поля можно управлять масштабом изображения по горизонтали, т.е. его увеличением, причем в каждой клетке независимо.

Дальнейшая процедура зависит от содержимого поля МВ (или МВ1 — какое из них. активно, определяет дешифратор 27 по значению поля П регистров 11-13). Если это поле определяет коэффициент повтора строк по вертикали (другими словами, увеличение по вертикали), больший 1, например, 2, 4 или 8, то при проходе строк растра содержимое каждого отрезка строки. относящегося к данной клетке, должно быть повторено соответственно 2, 4 и 8 раз. Для этого в устройстве имеется счетчик 28 (масштаба), который обнуляется в начале развертки каждрй полосы, т.е. по кадровому импульсу и при переписывании содержимого регистра 4 адреса следующей полосы в счетчик 5 адреса, После обнуления счетчик

28 инкрементируется на 1 по каждому строч1698885

5

50

55 ному импульсу, циклически отсчитывает количество на экране строк растра группами по 8 (если максимальный коэффициент повтора равен 8).

При отображении каждой строки блок

24 сравнения фиксирует для каждой очередной клетки совпадения значений соответствующих разрядов счетчика 28 и коэффициента по вертикали, выбранного дешифратором 27. При наличии совпадения (это означает, что в данной клетке очередной отрезок строки повторен требуемое количество раз) в начале отображения отрезка следующей строки производится модификация адреса, содержащегося в соответствующем регистре блока 6. При этом к его значению с помощью сумматора 8 прибавляется смещение для данной клетки, содержащееся в регистре 7, и результат помещается в тот же регистр блока 6, где, таким образом, оказывается адрес начала следующего отрезка строки в клетке; Если же совпадения нет, то эта операция не выполняется и в регистре сохраняется предыдущий адрес, в результате чего при развертке следующей строки растра в данной клетке отрезок строки будет повторен.

Так как сумматор представляет собой комбинационную схему, на два входа которой непрерывно подаются адрес, содержащийся в регистре блока 6, соответствующем отображаемой в данный момент клетки, и содержимое регистра 7, то на выходе сумматора заранее сформирован адрес начала отрезка следующей строки фрагмента изображения, выдаваемого на экран в виде клетки. Этот адрес поступает на вход блока

6 и далее на информационные входы регистра, соответствующего отображаемой клетке. Процедура модификации адреса заключается, таким образом, в том, что при наличии сигнала от блока 24 сравнения по очередному импульсу синхронизации адрес записывается в регистр.

В ходе считывания видеослов для текущей строки клетки счетчик 17 декрементируется по импульсам синхронизации; поступающим от блока 1 управления и при обнулении, т.е, тогда, когда число отсчитанных видеослов совпадает с числом L1, записанным в счетчик в начале отображения отрезка строки для данной клетки, вырабатывается признак конца строки клетки, при наличии которого формирователь растра инициализирует отображение отрезка строки для следующей клетки, так как это описано выше для первой клетки первой полосы растра.

При этом в регистр 12, в регистр 31, в счетчик 17 и в счетчик 5 загружается содержимое соответствующих полей дескриптора следующей клетки из регистра блока 6 для этой клетки и начинается ее отображение.

Адрес дескриптора получается инкрементированием на 4 адреса предыдущего дескриптора клетки в счетчике 5 и сохраняется в регистре 10, откуда и загружается в счетчик 5 в начале отображения отрезка строки очередной клетки, Признаком окончания полной строки растра является совпадение содержимого счетчика 15 (клеток) с содержимым соответствующих разрядов регистра 14 (атрибутов полосы), в которых указано количество клеток в полосе, По этому признаку в счетчик 5 загружается адрес начала первой клетки полосы, оохраняющийся s регистре 6, и начинается выборка из блока 3 памяти последовательности слов, содержащих видеоинформацию для следующей строки полосы. начиная с первой клетки.

Счетчик клеток обнуляется по кадровому синхроимпульсу, а также по строчному синхроимпульсу перед отображением очередной строки, Инкрементируется счетчик по сигналам от счетчика 17 в конце каждой клетки. Признак конца полосы вырабатывается по совпадению содержимого счетчика (строк) 16 с соответствующими разрядами регистра (атрибутов полосы) 14. При наличии этого признака по первому импульсу синхронизации в счетчик 5 загружается содержимое регистра 4 и начинается процедура отображения следующей полосы, как это описано выше.

Единственное отличие первой полосы от всех остальных состоит в том, что при загрузке дескриптора первой полосы одновременно с регистром 13 загружается регистр 11, который имеет смысл регистра режима кадра, значение его сохраняется неизменным да прихода очередного кадрового импульса . Кадровый импульс имеет для устройства смысл сигнала начальной установки„по которому прекращается чтение. дескрипторов и видеоинформации, обнуляется содержимое буфера 2, в счетчик 5 загружается упомянутый фиксированный адрес и начинается развертка следующего кадра.

Таким образом, изобретение позволяет при формировании многооконного изображения повысить эффективность использования шины данных и как следствие повысить разрешающую способность и быстродействие предлагаемого устройства

Формула изобретения

1, Устройство для вывода графической информации, содержащее первый и второй блоки памяти, блок управления, блок синхронизации, буфер данных. цифроаналого1698885

15

55 вый преобразователь, выходы которого являются выходами устройства, информационный вход цифроаналогового преобразователя соединен с выходом второго блока памяти, управляющий вход — соединен с первым выходом блока синхронизации, выход первого блока памяти — с шиной данных, адресный вход первого блока памяти — с шиной адреса, первый управляющий вход первого блока памяти, соединенный с первым управляющим входом буфера данных, подключен к выходу блока управления, тактовый вход которого, соединенный с вторым управляющим входом первого блока памяти, подключен к второму выходу блока синхронизации, третий выход которого соединен с вторым управляющим входом буфера данных, тактовый вход блока синхронизации является тактовым входом устройства,отл ича ющееся тем,что,с целью повышения быстродействия устройства, оно содержит с первого по восьмой регистры, с первого по пятый счетчики, блок регистров, сумматор, преобразователь форматов, дешифратор, с первого по третий блоки сравнения, адресный вход второго блока памяти соединен с выходом преобразователя форматов, первый информационный вход которого соединен с выходом буфера данных, второй информационный вход — с шиной данных, тактовый вход — с четвертым выходом блока синхронизации, информационный вход которого, соединенный с информационными входами дешифратора и пятого счетчика и первым управляющим входом преобразователя форматов, подключен к выходам с пятого по седьмой регистров, информационные входы которых, первого, второго и восьмого регистров и четвертого счетчика соединены с шиной данных, первый управляющий вход

nepaoro регистра, соединенный с первым управляющим входом первого счетчика, управляющим входом пятого счетчика и первым управляющим входом блока управления, подключен к выходу третьего блока сравнения, первый информационный вход которого соединен с выходом третьего счетчика, вход сброса которого, соединенный с входом сброса второго счетчика и тактовым входом пятого счетчика, подключен к пятому выходу блока синхронизации, управляющий вход которого, соединенный с вторым управляющим входом преобразователя форматов, подключен к первому выходу дешифрэтора, второй выход которого соединен с первым информационным входом первого блока сравнения, второй информационный вход которого соединен с выходом пятого счетчика, третий управляющий вход преобразователя форматов соединен с выходом блока управления, информационный вход которого, подключенный к второму информационному входу третьего блока сравнения и к первому информационному входу второго блока сравнения, соединен с выходом восьмого регистра, управляющий вход которого, соединенный с управляющим входом седьмого регистра, подключен к выходу блока управления, второй управляющий вход которого, соединенный с тактовым входом второго счетчика, первыми управляющими входами пятого, четвертого и второго регистров и вторым управляющим входом первого счет ика, подключен к выходу четвертого счетчика, первый и второй управляющие входы которого соединены соответственно с вторым выходом блока синхронизации и выходом блока управления, вход сброса которого, соединенный с первым управляющим входом второго счетчика, тактовым входом третьего счетчика, входом сброса пятого счетчика, первым управляющим входом шестого регистра и третьим управляющим входом первого счетчика, лодключен к третьему выходу блока синхронизации, выход второго счетчика соединен с вторым информационным входом второго блока сравнения, выход которого подключен к первому управляющему входутретьего регистра и четвертомууправляющему входу первого счетчика, первый информационный вход которого является адресным входом устройства, выход первого блока сравнения соединен с первым управляющим входом блока регистров, второй управляющий вход которого, соединенный с вторым управляющим входом первого регистра, тактовым входом первого счетчика, вторым управляющим входом второго регистра, управляющим входом сумматора, вторыми управляющими входами третьего, четвер-. того, пятого, четвертого и шестого регистров, вторым управляющим входом второго счетчика и управляющим входом третьего счетчика, подключен к выходу блока управления, выход первого регистра соединен с вторым информационным входом первого счетчика, третий информационный вход которого соединен с шиной даных, первый выход блока регистров соединен с четвертым информационным входом первого счетчика, информационные входы-выходы которого соединены с шиной адреса, выход сумматора соединен с информационным входом блока регистров, информационные входывыходы которого соединены с шиной данных, второй выход блока регистров соединен с первым информационным входом сумматора, второй информационный

1698885

Ф г.1

Полоса 34

Юолоса Ж г7олоса Л9 вход которого соединен с выходом второго реги тра, информационные входы-выходы третьего и четаертого регистров соединены с шиной адреса.

2. Устройство по и. 1, отл и ч а ю ще ес я тем, что преобразователь форматов содержит регистр, счетчик и коммутатор, информационный входсчетчика, соединенный с информационным входом регистра, является первым информационным входом преобразователя, вторым информационным входом которого является первый информационный вход коммутатора, второй информационный вход которого и первый управляющий вход коммутатора соединены с выходом счетчика, второй и третий управляющие входы коммутатора являются первым и

5 вторым управляющими входами преобразователя, первый управляющий вход счетчика, соединенный с управляющим входом регистра, является третьим управляющим входом преобразователя, тактовый вход

10 счетчика — тактовым входом преобразователя, выход коммутатора — выходом преобразователя, второй управляющий вход счетчика соединен с выходом регистра.

Лиа:а 5

Полоса Я

Полам Р7

ПолОса 39

1698885

4+9

A+8

1698885

Составитель А.Коробов

Техред М.Моргентал Корректор M,Äåì÷èê

Редактор Ю.Середа

Заказ 4397 Тираж Подписное .

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5

Производственно-издательский комбинат "Патент", r. Ужгород, ул,Гагарина, 101