Цифровое арифметическое устройство

Цифровое арифметическое устройство

Иллюстрации

Показать все

Реферат

 

ОП ИСАНИЕ

ИЗОБ РЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

170 2l3

Союз Советских

Социалмстицеских

Республик

Зависимое от авт. свидетельства №

Заявлено 25,Ч1 1963 (№ 849344/26-24) с присоединением заявки №

Приоритет

Опубликовано 09.IV.1965. Бюллетень ¹ 8

Дата опубликования описания 8.Ч.1965

Кл, 42m, 140з

Государствеиный

«омитет по делам изобретений открытий СССР

МПК G 06Й

УДК 681.14(088.8) Автор изобретения

В. И. Жук

Заявитель

ЦИФРОВОЕ АРИФМЕТИЧЕСКОЕ УСТРОИСТВО

Подписная группа № 174

Известны цифровые арифметические устройства параллельного действия, содержащие регистр множимого (делителя) со сдвигом в сторону младших разрядов, регистр множителя (частного) со сдвигом в сторону старших разрядов, сумматор с дополнительными разрядами со сдвигом в сторону старших разрядов, устройство местного управления, счетчик сдвигов и клапаны передачи слагаемого в сумматор.

Предложенное устройство отличается от известных тем, что оно снабжено схемой сдвига информации «О» или «1» из младшего разряда регистра множимого в младший разряд регистра множителя и преобразователь кода счетчика сдвигов, причем выходы преобразователя кода соединены с входами клапанов передачи слагаемого в дополнительные разряды сумматора, а другие входы указанных клапанов соединены с выходами соответствующих триггеров младших разрядов регистра множителя. Это позволяет уменьшить оборудование и повысить надежность устройства.

На чертеже приведена блок-схема предложенного устройства.

Устройство содержит регистр 1 множимого (делителя), регистр 2 множителя (частного), сумматор 8, устройство 4 местного управления, клапаны 5 передачи слагаемого в сумматор, счетчик б сдвигов, схему 7 сдвига из младшего разряда регистра 1 множимого в младший разряд регистра 2 множителя и преобразователь 8 кода, преобразующий код счетчика б сдвигов, например двоичный, в код управления клапанами передачи младших разрядов слагаемого (частичного произведения) из младших разрядов регистра 2 множителя в дополнительные разряды сумматора 8.

Схема 7 сдвига позволяет передать и расположить разряды частичных произведений, образующихся при сдвигах множимого вправо, в освобождающиеся при сдвигах множителя влево разряды регистра 2, что позволяет экономить оборудование (за направление «вправо» принято направление от старших разрядов к младшим).

При выполнении операции умножения сдвиг в регистре 1 и регистре 2 происходит одновременно, множимое сдвигается вправо, образующиеся при этом младшие разряды частичных произведений последовательно поступают в триггеры младших разрядов регистра

2 и в такте сложения, следующем после такта сдвига, частичное произведение передается в

2S сумматор 8 из регистра 1 и триггеров младших разрядов регистра 2.

Для исключения передачи в сумматор разрядов множителя клапаны 5 передачи слагаемых в дополнительные разряды сумматора з0 8 открываются не одновременно, а после каждого такта сдвига. К числу открываемых в такте сложения клапанов 5 прибавляется следующий по порядку клапан 5 передачи в соответствующий дополнительный разряд сумматора 8.

При операции деления делитель располагается в регистре 1, делимое — в сумматоре 3, а частное образуется в регистре 2. Делимое и частное в соответствующих тактах сдвигаются влево.

Применение вместо дополнительных триггеров в регистре 1, преобразователя 8 кода, содержащего логические элементы «И», «ИЛИ» и инверторы на выходе (на чертеже не указаны), повышает надежность устройства, так как вероятность сбоев указанных элементов преобразователя 8 кода ниже, чем вероятность сбоев триггера.

Предмет изобретения

Цифровое арифметическое устройство паралельного действия, содержащее регистр мно170213

4 жимого (делителя) со сдвигом в сторону младших разрядов, регистр множителя (частного) со сдвигом в сторону старших разрядов, сумматор с дополнительными раз5 рядами со сдвигом в сторону старших разрядов, устройство местного управления, счетчик сдвигов и клапаны передачи слагаемого в сумматор, отличающееся тем, что, с целью экономии оборудования и повышения

Т0 надежности, оно содержит схему сдвига информации (0» или «1») из младшего разряда регистра множимого в младший разряд регистра множителя и преобразователь кода

15 счетчика сдвигов, причем выходы преобразователя кода соединены с входами клапанов передачи слагаемого в дополнительные разряды сумматора, а другие входы указанных клапанов соединены с выходами соответствующих триггеров младших разрядов регистра множителя.

Составитель Л. Захарова

Редактор П. Шлаин Техред А. А. Камышникова Корректор О. 8. Тюрина

Заказ 899/4 Тираж 950 Формат бум, 60К90 !в Объем 0,21 изд. л, Цена 5 коп.

ЦНИИГ1И Государственного комитета по делам изобретений и открытий СССР

Москва, Центр, пр. Серова, д. 4

Типография, пр, Сапунова, 2