Контролируемый сумматор

Контролируемый сумматор

Иллюстрации

Показать все

Реферат

 

Изобретение относится к автоматике и вычислительной технике и может быть использовано в арифметических устройствах. Цель изобретения - повышение достоверности контроля сумматора. Контролируемый сумматор содержит элемент НЕ 1, триггеры 2, 14, элементы И 3-7, элементы ИЛИ 8-10, 12, узлы 11, 13 сложения по модулю два. Контролируемый сумматор работает в двух режимах, устанавливаемых сигналом на входе 15 контролируемого сумматора. В рабочем режиме на входы 16, 17 контролируемого сумматора поступают операнды а и Ь, на вход 18 - сигнал переноса С. С выхода узла 11 снимаются значения а Ь и а + Ь. На выходах узла 13 формируется значение суммы S (а + Ь) + с и значение (а + Ь) -с, на выходе элемента ИЛИ 12 сигнал переноса Р а + Ь) -с. В контрольном режиме на входы узла 11 подаются значения суммы предыдущих операндов, что позволяет контролировать элементы сумматоров на более полных наборах входных значений. В этом режиме значение переноса Р - В с . 2 ил. СО с

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (5ц5 G 06 F 11/00, 7, 52

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

f, I I

° ., У ., с- 1(А

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

17

18

Юыя (21) 4748824/24; 4748141/24 (22) 19.07.89 (46) 30.12.91. Бюл. М 48 (71) Специальное проектно-конструкторское бюро "Дискрет" Одесского политехнического института (72) А.Г.Шипита, Е.Л.Полин, А.В.Дрозд, В.А.Соколов, В.П.Карпенко, В.А.Кравцев и

С.Н.Клембоцкий (53) 681.3(088.8) (56) Авторское свидетельство СССР

М 1242955, кл. G 06 F 11/00, 1985, Авторское свидетельство СССР

М 1328818, кл. 6 06 F 11/00, 1986. (54) КОНТРОЛИРУЕМЫЙ СУММАТОР (57) Изобретение относится к автоматике и вычислительной технике и может быть использовано в арифметических устройствах.

Цель изобретения — повышение достоверности контроля сумматора. Контролируе.,!Ы,„1702371 А1 мый сумматор содержит элемент НЕ 1, триггеры 2, 14, элементы И 3 — 7, элементы ИЛИ

8 — 10, 12, узлы 11, 13 сложения по модулю два, Контролируемый сумматор работает в двух режимах, устанавливаемых сигналом на входе 15 контролируемого сумматора. В рабочем режиме на входы 16, 17 контролируемого сумматора поступают операнды а и

Ь, на вход 18 — сигнал переноса С. С выхода узла 11 снимаются значения а Ь и а+ Ь. На выходах узла 13 формируется значение суммы S = (а + Ь) + с и значение (а + b) с, на выходе элемента ИЛИ 12 сигнал переноса

Р = а .Ь (а+ Ь) с. В контрольном режиме на входы узла 11 подаются значения суммы предыдущих операндов, что позволяет контролировать элементы сумматоров на более полных наборах входных значений. В этом режиме значение переноса Р = S с . 2 ил.

Ф

20

1702371

Изобретение относится к автоматике и вычислительной технике и может быть использовано в арифметических устройствах, Цель изобретения — повышение достоверности контроля сумматора.

На фиг.1 приведена функциональная схема контролируемого сумматора; на фиг.2 — временная диаграмма работы контролируемого сумматора.

Контролируемый сумматор (фиг.1) со,держит элемент НЕ 1, первый три rep 2, элементы И 3 — 7, первый, второй и третий элементы ИЛИ 8-10, второй узел 11 сложения по модулю два, четвертый элемент ИЛИ

12, первый узел 13 сложения по модулю два, второй триггер 14, вход 15 задания режима работы контролируемого сумматора, первый и второй информационные входы 16 и ,17 контролируемого сумматора соответственно, вход 18 переноса и вхоД 19 синхро,низации контролируемого сумматора, выход 20 и 21 переноса и суммы контролируемого сумматора.

Контролируемый сумматор работает следующим образом.

Существует два режима работы: рабочий и контрольный.

В рабочем режиме на вход 15 задания режима работы контролируемого сумматора подается сигнал "0", который, поступая . на первые входы четвертого и пятого зле;ментов И5,3 блокируетпрохождение через, них сигналов с выходов первого триггера 2, на первые входы элементов ИЛИ 8 — 10. Кро;ме того, этот же сигнал "О", поступая на нулевой вход второго триггера 14, удержи,вает его в нулевом состоянии в течение все го рабочего режима, в результате чего на вторые входы элементов ИЛИ 8 — 9 также поступает сигнал "0".

Таким образом на выходах элементов

ИЛИ 8-10 s рабочем режиме будут присутствовать сигналы, поступающие соответственно на информационные входы 16 и 17 и вход переноса 18 контролируемого сумматора, которые проходят соответственно через первый, элемент 4, второй 6 и третий 7 элементы И, так как на их.первых входах присутствует сигнал "1", На втором узле 2 сложения по модулю два вычисляется коньюнкция операндов а в, поступающая на первый вход четвертого элемента ИЛИ 12, а на первый информационный вход первого узла

13 сложения по модулю два поступает сумма по модулю два аЮ; На второй вход четвертого элемента ИЛИ 12 поступает коньюнкция (а®в).с с выхода узла 13, а на выход 21 суммы контролируемого сумматора поступает сумма по модулю два а ®с.

На выход 20 переноса контролируемого сумматора с выхода элемента ИЛИ 12 поступает сигнал переноса р = а вЯ)(аО+в) с.

В контрольном режиме на вход 15 контролируемого сумматора подается сигнал 1, что приводит к разрешению прохождения сигналов с выхода первого триггера 2 через элементы И 3 и 5 на первые входы элементов ИЛИ 8 — 10, установке сигнала "0" на выНа временных диаграммах (фиг,2) видно, что при установке контрольного режима

15 на выходах первого 8, второго 9 и третьего

10 элементов ИЛИ появляются соответственно сигналы "1", "0", "0". При поступлении фронта синхросигнала, поступающего на вход 12 синхронизации контролируемого сумматора, происходит регистрация значения суммы на триггере 14, а на прямом и инверсном выходах первого триггера 2 (Гтриггер) происходит инверсия предыдущих значений. Эти значения поступают соответственно на первые входы первого 8, второго

9 и третьего 10 элементов ИЛИ. На вторых входах первого 8 и второго 9 элементов ИЛИ присутствует значение суммы, равное 1. В результате на выходах первого 8, второго 9 и третьего 10 элементов ИЛИ появляются соответственно сигналы "1", "1", "1". При дальнейшем поступлении синхросигналов

30 на вход f9 синхронизации контролируемого

35 сумматора на выходах элементов ИЛИ 8-10 будет генерироваться последовательность

110, 011, 100, 111,... и т,д. В результате на выходе 20 переноса контролируемого сумматора в каждом такте синхросигнала выра40

45 батывается значение Р = S с. При . возникновении неисправности это равенство нарушается.

В устройстве увеличивается полнота проверки элементов устройства при сокращении затрат оборудования.

В устройстве на входы узла 13 поступают наборы00, 01, 10, 11, что является полным перебором, на входы узла 11 — наборы 11, 10, 01, что позволяет проверить элементы И, входящие в его состав на наборах 11, 10, 01, а элемент ИЛИ на наборах 00, 01, 10. На входы элементоа ИЛИ 12 поступают наборы

00, 01, 10, на входы элементов ИЛИ 8, 9— наборы 100, 010, 110, 000, на входы элемента ИЛИ 10- наборы 00, 10, на входы элементов И 3 и 5 — наборы 10, 11. Второй триггер

14 способствует повышению стабильности

10 ходах первого 4, второго 6 и третьего 7 . элементов И. Кроме того, сигнал "1" поступает на нулевой вход второго триггера 14.

1702371

Вых.4,07

А@ 3 работы контролируемого сумматора в контрольном режиме.

Формула изобретения

Контролируемый сумматор, содержащий два узла сложения по модулю два, три элемента И и первый элемент ИЛИ, причем выход суммы по модулю два первого узла сложения по модулю два является выходом суммы контролируемого сумматора, первые входы первого, второго и третьего элементов И являются первым и вторым информационными входами и входом переноса контролируемого сумматора соответственно, отличающийся тем, что, с целью повышения достоверности контроля сумматора, в него введены два триггера, элемент

Н Е, четвертый и пятый элементы И и второй, третий и четвертый элементы ИЛИ, причем счетный вход первого триггера и тактовый вход второго триггера подключен к входу синхронизации контролируемого сумматора, прямой и инверсный выходы первого триггера соединены с первыми входами четвертого и пятого элементов И соответственно, вторые входы четвертого и пятого элементов И, вход элемента НЕ и нулевой вход второго триггера подключены к входу задания режима работы контролируемого сумматора, выход элемента НЕ соединен с вторыми входами первого, второго и третьего элементов И, выходы первого и пятого элементов И соединены с первым и вторым

5 входами первого элемента ИЛИ соответственно, выходы второго и четвертого элементов И соединены с первым и вторым входами второго элемента ИЛИ соответственно, выходы третьего и четвертого эле10 ментов И соединены с первым и вторым входами третьего элемента ИЛИ соответственно, выход суммы по модулю два первого узла сложения по модулю два соединен с информационным входом второго триггера, 15 прямой выход которого соединен с третьими входами первого и второго элементов

ИЛИ, выходы которых соединены соответственно с первым и вторым информационными входами второго узла сложения по

20 модулю два, выход суммы по модулю два которого соединен с первым информационным входом первого узла сложения по модулю два, второй вход которого соединен с выходом третьего элемента ИЛИ, выход

25 коньюнкции операндов первого и второго узлов сложения по модулю два соединены соответственно с первым и вторым входами четвертого элемента ИЛИ, выход которого является выходом переноса контролируе30 мого сумматора.