Процессор дискретного косинусного преобразования

Процессор дискретного косинусного преобразования

Иллюстрации

Показать все

Реферат

 

Изобретение относится к вычислительной гехнике и цифровой обработке сигналов и может быть использовано при спектральном анализе сигналов. Цепь изобретения - повышение быстродействия. Цель достигается за счет того, что процессор содержит генератор 1 та -товых импульсов, счетчик 2, сумматор 3, ком.татор 4, регистры 5,6, блок 7 памяти, блок °- постоянной памяти, умножитель 9 и накапливающий сумматор 10. 1 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИС ГИЧЕСКИХ

РЕСПУБЛИК (я) G 06 Е 15/332

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

IlO ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОП КСАН А Е ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4627292/24 (22) 26.12.88 (46) 30.12.91. Бюл, М 48 (72) А.А.Астахов (53) 681.32(088.8) (56) Л,Рабинер, Б.Гоулд. Теория и применеwe цифровой обработки сигналов, M,: Мир, 1978.

Авторское свидетельство СССР

N- 1101835, кл, 6 06 F . 5/332,, 9&2

Изобретение относится к вычислительной технике и может быть использовано при спектральном анализе.

Дискретное косинусное преобразование (ДКП) описывается формулой

N 1

Y (K) = -ф g х (n)cos — — 2 -) —, К=О, N-1, (1) где т(К) — значение ДКП, с(К) = ) 2 для К= 0

2 для К-1,2„..N-1

N — размер преобразования, X (и) — входные отсчеты сигнала.

Вводя значения с(К)/N под знак суммы, можно переписать выражение как сумму взвешенного ряда входных отсчетов сигнала

К-1

Y(K) =, Я Х(п) W (п,К) (2) и =О

Y (К) — значение ДКП;

N — размер преобразования, „„Ж„„1702388 А1 (54) ПРОЦЕССОР ДИСКРЕТНОГО КОСИНУСНОГО ПРЕОБРАЗОРАНИЯ (5l) Изобретение относится к вычислительной -:ехнике и цифровой обработке сигналов и может быть использовано при спектральном анализе сигналов. Цель изобретения— повышение быстродействия. Цель достигается за счет того, что процессор содержит генератор 1 тактовых импульсов, счетчик 2, сумматор 3, коммутатор 4, регистры 5,6, блок 7 памяти, блок 3 постоянной памяти, умножитель 9 и нака ливающий сумматор

10, 1 ил.

X (n) — водные отсчеты сигнала, Ф/(п,К) = /2/N для К- 0 к(2п+1) к

К=1,",..., N-1.

Целью изобретения является повышение быстродействия.

Структурная схема устройства представлена на чертеже.

Процессор дискретного косинусного преобоазования содержит генератор 1 тактовых импульсов, счетчик 2, сумматор 3, коммутатор 4, регистры 5 и 6, блок 7 памяти, блок 8 постоянной памяти, умножитель 9 и накапливающий сумматор 10. устройство работает следующим образом, Первые L и последние L разрядов счетчик,),. (L-logzN) указывают соответственно значения и. и К формулы (2), Для каждого значения в счетчик 2 по тактовому сигналу от генератора 1 пробегает все значения и от

0 до N-1, выбирая через регистр 5 из блока

1702388

Составитель А.Баранов

Редактор Е.Зубиетова Техред М,Моргентал Корректор А.Осауленко

Заказ 4544 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5

Производственно-издательский комбинат "Патент", r. Ужгород, ул.Гагарина, 101

7 памяти последовательно все N значений

X(n), предварительно занесенные в блок 7 памяти. В начале каждого такого цикла из N тактов под действием управляющих сигналов с выхода генератора 1 накапливающий 5 сумматор 10 обнуляется, а новое значение

К со счетчика 2 через коммутатор 4 записывается в регистр 6. В последующие такты коммутатор 4 переключается и в регистр 6 в каждом такте записывается уже сумма 10 предыдущего значения регистра 6 и удвоенного значения К (благодаря подключению

1=разрядов значения К со счетчика 2 к первому входу сумматора 3 со смещением на 1 разряд, т.е. начиная с разряда 1 и кончая 15 разрядом L+1). Таким образом, в регистре 6 по мере поступления тактового сигнала с тактового выхода генератора 1 будут записываться значения (K+2Kn), которые соответствуют номерам выбираемого из блока 8 20 памяти значения коэффициента VV(n,Ê), В умножителе 9 выбранные значения X(n) и

W(n,К) перемножаются и складываются в накапливающем сумматоре 10 с текущим значением суммы произведений. К концу 25 цикла из N тактов в накапливающем сумматоре 10 накапливается сумма, равная Y(K).

После этого изменяется значение К в счетчике 2 и начинается новый цикл вычисления.

Формула изобретения 30

Процессор дискретного косинусного преобразования, содержащий накапливающий сумматор, умножитель, блок памяти, блок постоянной памяти, первый регистр, сумматор, счетчик и генератор тактовых им- 35 пульсов, первый выход которого подключен к входу управления записью/считыванием блока памяти, тактовым входам первого регистра накапливающего сумматора и счетному входу счетчика, первый выход которого подключен к первому входу сумматора, второй вход которого подключен к выходу первого регистра, выходы блока памяти и блока постоянной памяти подключены соответственно к первому и второму входам умножителя, выход которого подключен к информационному входу накапливающего сумматора, выход которого является информационным выходом процессора, второй выход генератора тактовых импульсов подключен к входу обнуления накапливающего сумматора, о т л и ч а ю щ ий с я тем, что, с целью повышения быстродейтсвия, в него введены второй регистр и коммутатор, выход которого подключен к информационному входу первого регистра, выход которого подключен к адресному входу блока постоянной памяти, второй информационный выход счетчика подключен к информационному входу второго регистра, выход которого подключен к адресному входу блока памяти, первый информационный выход счетчика подключен к первому информационному входу коммутатора, второй информационный вход которого подключен к выходу сумматора, первый и третий выходы генератора тактовых импульсов подключены соответственно к тактовому входу второго регистра и управляющему входу коммутатора.